« BGA基板設計のコツがわかってきた | トップページ | PCI Expressの基板を出図 »

2008.11.05

マイクロストリップラインの作り方

P板での基板試作では、普通の「基板製造サービス」と「特性インピーダンス基板製造サービス」があります。
この普通の製造サービスで、PCI Express用のマイクロストリップラインを作る方法を考えています。

10cm×10cmくらいのサイズの4層基板を製造した場合、通常の試作では¥68,008ですが、特性インピーダンス差動指定をすると¥195,174になってしまいます。何が違うのかというと特性インピーダンスを保証してくれるか否かだそうなのですが、できれば安くて早いほうで試作したいものです。

そこで、マイクロストリップラインの作り方を調べみました。

まず、PCI Expressの差動信号は、GNDに対する特性インピーダンスは60Ω±15%、差動インピーダンスは100Ω±20%です。
差動マイクロストリップラインのインピーダンスを計算するには、まずシングルエンドの特性インピーダンスZ0を計算します。Z0は、導体厚みやライン幅、プレプリグの厚み、比誘電率から求まります。
マイクロストリップラインの作り方(シングルエンド)

次に、Z0と、差動線路間の間隙とプリプレグの厚みから差動インピーダンスZdiffを求めます。
マイクロストリップラインの作り方(差動)

最初にZ0を求めて、次にZdiffを求めます。
一見すると式は複雑ですが、Excelの表計算を使えば簡単にできます。

P板の「製造基準書」によれば、4層基板のプリプレグは0.2mm、内層の銅箔は35μm、外側の銅箔は18μm+銅メッキ18μm、プリプレグの比誘電率は不明でした。

プリプレグの比誘電率を仮に4.2とすれば、W=0.254mm(10mil)のときちょうどZ0=59.2Ωとなります。また、差動配線間の間隙も0.254mm(10mil)にすれば差動インピーダンスもZdiff=102Ωとなり、PCI Expressの差動配線が作れることになります。
ちなみに、デザインウェーブマガジンなどいくつかの文献によると、プリプレグの厚さ110μm、パターン幅,間隙=0.13mm,0.18mmというルールがよく紹介されています。
それに比べると、P板のプリプレグは少々厚いようです。

さて、今回はP板の通常の試作製造サービスを利用するので、特性インピーダンスは保証されません。
安い「通常の試作サービス」での製造誤差が特性インピーダンスにどのような影響を与えるかを考えてみることにします。

まず比誘電率。これがわからないことには何も計算できません。
「特性インピーダンス基板」の仕様書では、4層の場合のプリプレグ厚は0.22mmとなっていて、配線幅0.27mmの時に60Ωになると書かれています。このことから逆算すると、比誘電率は4.2あたりということになります。

比誘電率以外のパラメータを固定して、比誘電率を4~4.5まで変化させてみると、特性インピーダンスは±2Ω程度変わります。つまり、比誘電率を4.2と考えておけば、多少の誤差があっても特性インピーダンスへの影響は少ないということです。
プリプレグの比誘電率の影響

次に、ラインの幅。ラインの幅はパターン設計で最も左右できる部分です。
ライン幅の影響
横軸がライン幅[mm]で、縦軸がインピーダンスです。
0.254mmのときに60Ωになり、線が細るとインピーダンスが上昇します。
もし、CADで0.254mmで描いた線がエッチングで細くなって0.20mmになったとすると、インピーダンスは68Ω程度にまで上昇してしまいます。

その次は導体の厚さ。
P板の4層では銅箔の厚さは18μmとのことですが、この上に18μmのメッキが施されるとのことです。
最終的に何μmになるのかはわかりませんが、式の中の(0.8W+t)の項からもわかるように、パターンのライン幅のほうが導体の厚さより10倍太いので、導体の厚さの影響はライン幅の10分の1しかないことが推測できます。
導体の厚さの影響
計算してみると、18μmと36μmでは2~3Ωしか変わりません。

プリプレグの厚さの誤差は、インピーダンスに与える影響は非常に大きいのですが、P板の製造基準書に0.20mmと書かれているのでこの値を信じることにしましょう。
プリプレグの厚さの影響

最後に、間隙と差動インピーダンスです。
間隙が狭くなると差動インピーダンスは減少します。
パターン間隙と差動インピーダンス
しかし、差動配線はプリント基板の同じ面のごく近い場所に作るので精度は出るはずです。

まとめると、εr=4.2、h=0.20、t=36μmと仮定すればW=0.254mmのときにZ0=60Ωになります。間隙S=0.254mmで差動インピーダンスも100Ωになります。
εrとtの誤差の影響はあまり大きくありません。

心配なのはラインの太さで、導体が細るとインピーダンスは上昇します。逆に言えば、ラインの太ささえしっかり作れれば、その他のパラメータが特性インピーダンスに与える影響は少なそうです。それに、10milもある太い配線を製造ミスすることなんて考えにくいです。

結論を言うと、W/S=0.254mm/0.254mmのルールでいけばよさそうです。設計値と実測値で特性インピーダンスが大きく変わることも実際にはよくあるようなので、あまり細かく考えても仕方がないようです。

マイクロストリップラインの計算と、各パラメータの誤差の影響を調べるためのExcelのファイルを置いておきます。
「microstrip.xls」をダウンロード
どうぞご活用ください。

|

« BGA基板設計のコツがわかってきた | トップページ | PCI Expressの基板を出図 »

コメント

microstrip.xls の「Z0」の数式が間違っています。
ご確認下さい。

投稿: | 2009.01.13 09:35

こんにちは。
確認したところ、とある本に記載されている数式と相違ありませんでした。どの部分が間違っているかご指摘いただけますでしょうか。

投稿: なひたふ | 2009.01.13 11:48

" /0.67/( " この部分を " /0.67*( " では?と思いましたが、
合っていましたね。
わたしの確認不足でした。

投稿: | 2009.01.13 14:13

分かりやすくてありがたいです

最近、気になっていたので、助かりました

投稿: なお | 2011.04.06 18:53

コメントを書く



(ウェブ上には掲載しません)




« BGA基板設計のコツがわかってきた | トップページ | PCI Expressの基板を出図 »