RX62N/RX62Tでブレークポイント設定

RX62N/RX62T用のJTAG ICEを作っています。

単純なミスに気が付かず、ブレークポイントとシングルステップ実行の作成に４日くらいかかってしまいました。とほほ。
ようやく、ブレークポイントが設定できるようになり、シングルステップ実行も効くようになりました。

ROM上の好きなアドレスにブレークポイントを仕掛けて、そのアドレスに到達したらCPUをブレークさせ、デバッグモードに移行するということができるようになりました。

そして、ブレークした後は、命令を１ステップずつ実行していって、内蔵レジスタの変化を見ることができます。

いま残っている大きな問題は、このCPUは命令が可変長のCISCなので、逆アセンブラが解析開始アドレスをちゃんと理解していないと、正しく逆アセンブルできないことです。
下の表示は、
MVTC #0aa005055h,BPSW
MVTC #0aa006055h,FINTV
MVTC #0aa007055h,FPSW
bra _debug_loop
というコードを逆アセンブルしているのですが、解析開始点の同期が取れていなくてめちゃめちゃになってしまいます。

RX62T/RX62N用JTAG ICEのリリース開始まで、あと少しです。
お楽しみに。