4種混合基板

4種類の面付けした基板を設計しました。

左上が、Cosmo-Z用の125MHzの2ch 14bit DACボード。

右上が、1Gspsの16bit 2ch ADCボード

左下が、Cosmo-Z用SFP+（光ファイバ）拡張ボード

右下が、Cosmo-Z用のユニバーサル拡張ボードです。

左下と右下の基板は1日で設計しました。

超高速ADCのADS54J60は、いろいろ癖があるADCです。

まず、ディジタルI/Oの電源が1.9Vという中途半端な電圧であること。Spartan-6のVIOを変えてもいいのですが、トラブルと困るのでレベルシフタを乗せました。

それから、プリアンプに使用しているTHS4509という差動アンプは、コモンモード電圧を変えることができるようですが、変えると歪率が増加するようなので、結局は変えられません。

しかし、ADS54J90は、2本の差動入力のコモン電圧を2Vにするよう要求しているので、ACカップリングするしかありません。これだとDCから測れません。

とりあえずはデータシートどおりにACカップリングで作りましたが、いずれはDCから測れるような回路に挑戦したいと思います。

P板の締め切り時間である17:00に、ぎりぎりに間に合って出図したら、問題があるとの電話がかかってきました。問題の要点は、

• 外形線とパターンが近い箇所がある
• 不要な外形線は消してほしい
• 内層で接続不良している箇所がある
• BGAは半田レベラーではなく、金フラッシュか耐熱プリフラックスにしないとはんだ食われが起きるかもしれない

とのことでした。

外形線に近いパターンというのは、ネジ穴の部分なので、これをNPTにすることで解決。

内層で接触不良というのは、DCジャックの部分。じつは、過去に痛いトラブルがあったので、私としてはDCジャックの端子は内層につなぎたくない。

半田レベラーは、このままで進めてほしい、と回答しておきました。

1GspsのAD基板の設計がだいたい完了

こんな夜中まで基板を設計しています。

だいたいできてきました。

裏面はこんな感じ。

今回はADS54J60（12bit版のADS54J20、14bit版のADS54J40とはピンコンパチ）というADCを使うのですが、どうやらサンプリングクロックは外から生で与えなければならないようです。

つまり、毎秒1Gサンプリングするならば、1GHzのクロックが必要というわけです。

さすがにFPGAでこのクロックを作る気にはなりません。

そこで使うことにしたのが、TIのCDCE62002RHBTというクロックジェネレータ。PLLで1.1GHzまで発振できるだけではなく、ジッタのある汚いクロックをクリーンにしてくれるというスグレモノ。

高速シリアルトランシーバ用らしいのですが、出てくるジッタが1ps未満だそうなので高速ADCにはぴったりです。

問題は発熱が非常に大きいこと。ただのクロックジェネレータのくせに750mWも食います。

Cosmo-Kの生基板が届いた！

ついに、Cosmo-Kの生基板が届きました。

BGAが凛々しい。

意味もなく光ファイバモジュールをはめてみる。

はやく実装できないかな。

Cosmo-Zの新基板を出図しました

ZYNQ搭載のADCボード「Cosmo-Z」の新基板を出図しました。

今回の基板で4回目となり、Type-Cとなりました。

現在の部品数、1038個。

回路的な主な改良点は、

• リアルタイムクロックを搭載した。バックアップ用にスーパーキャパシタも搭載。
• GPSモジュール用のコネクタを追加
• 電源レギュレータをMax 4Aのものに変更
• メザニンコネクタの3個のNCピンにFPGAからGPIOを接続。子基板へ行く信号が3本増えた！
• VCCINT(1.0V)の配線を太くした
• 誤って電源に12Vを加えても、回路が全滅しないようにした

です。この密度の基板によくこれだけのことを追加できたと、我ながら思います。

さらに細かい改良点としては、

• シルクを親切にした
• 大きな積層セラミックコンデンサの裏のViaをシルクで保護
• リセットスイッチとネジ穴の干渉（ネジを回すときにナット回しとぶつかる）を回避
• ADCリファレンス電圧の1.0Vをモニタする端子を追加
• シルクの欠けを修正

などがあります。

基板パターンのチェックにはGCPrevueを愛用しています。

好きなレイヤーだけを見られるので便利です。

LongHoleを作るときに内層を避けないと導通してしまって大変なことになったりするのですが、そういう事故がないかどうか念入りにチェックしています。

Cosmo-ZのIBERTテスト

インターンの学生さんが、ZYNQ搭載のADCボード「Cosmo-Z」でIBERTテストを試してくれました。

IBERTテストというのは、ギガビットトランシーバのエラー率を測るテストです。

Cosmo-Zには、GTXのポートが2個と、PCI Expressのポートが1個、SATAのポートが1個で、計4個のGTXポートが出ています。

今回のCosmo-Zは社内用に使っている特別品で、XC7Z030-1FFG676Cを使っています。FFG676というのはFBG676より特性が良くできていて、-1でも8.0Gbpsまで出せます。
（FBG676は-2や-3でも6.6Gbpsまで）

このボードは社内検証用なので、電源モジュールとかいろいろ改造されています。

使った同軸ケーブルは、千石や秋月で売られている50cm～2mくらいのケーブルで、数百円のものです。

まず、長いケーブルで1.5Gbpsで行った結果です。75%UI開いていて、優秀な結果です。

次は、短いケーブルで1.5Gbpsで行った結果です。こちらも75%開いています。

次は3.0Gbpsの場合。68%開いています。短いケーブルだと62%になります。まだまだ余裕です。

次は4.5Gbps。開きは50%になりました。

最後は6Gbps。まだ37%ほど開いています。

IBERTのテストでどのくらい開いていれば良いかという目安はよくわからなかったのですが、逆に考えれば6Gbps時に37%も開いているということは、それ以上に周波数を上げられると考えてよいと思います。

4.5Gbpsのときに50%開いていたので、単純に考えれば9Gbpsだと0%になるから、やはり8Gbpsくらいが限界なのかなとも思えます。

また、使っている同軸ケーブルが安物なので、信号品質が劣化している可能性も十分に考えられます。差動信号を同軸ケーブル2本で送るということは、差動インピーダンスがずれるから気持ちの良いものではありません。

この続きは、高級な同軸ケーブルを買ってからにするか、基板上で直接配線をつなげて試してみたいと思います。

1GbpsのA/D変換基板を設計開始

1GbpsのA/D変換基板を始めました。

仕様は、

• JESD204B
• 40GbpsのQSFP光ファイバ出力
• 16bit 2ch 1Gsps
• THDは-70dB程度と思われる

です。

朝から基板設計をはじめて、夕方にはここまでできました。

12cm×7cm程度の大きさに収まりそうです。

3Dイメージにすると、

全力でやれば2日くらいで設計できるのでしょうが、いろいろな仕事を抱えていて全力でできないのが苦しいです。

MPPC&プラシン箱を作りました

プラスチックシンチレータと、MPPCという光半導体を組み合わせた、「MPPC箱」を作りました。

6cm×6cm×1cmのプラスチックシンチレータを、4×4に並べた16ピクセルの検出器です。1つ1つの部屋がアルミの板で仕切られているので、隣との光の漏れはない(はず)です。

部屋の天井には回路基板がすっぽり嵌る凹みがあって、そこに、回路が並びます。

東工大の学生さんが、この箱を設計してくれました。

届いたときはこんな感じで、部品がバラバラの状態なのですが、

材料がぶつかったり隙間が空くこともなく、寸分の狂いもなくぴったりと気持ちよく組みあがりました。すばらしい。

軽く動作テストまでしてくれて、

.

ちゃんと信号が出ていて、今までと同じくらい、だそうです。光学用の遮光シートを掛ければフタをしなくても信号は見えるということなので、デバッグや調整もやりやすそうです。

蓋を閉じると、完全に密閉されて、遮光されます。

赤い色をした不審な箱ができました。全体の重量は2.2kgくらいでした。これならカバンの中に入れて持ち運ぶことができますね。

これで何を検出しようというわけではないのですが、16ピクセルの二次元の位置特定デバイスとして使えるかもしれません。

Cosmo-Kの基板を出図しました

FPGAのパッケージサイズを間違えたりして紆余曲折あったCosmo-Kですが、ようやく出図できました。

40GbpsのQSFP対応版と10GbpsのSFP ×3のものなど、3種類を面付けしています。

まずは、NIM/ECLのLEMOコネクタが4ポート付いているCosmo-K0。ほぼ特定の顧客向けの特注品です。

次は、10GbpsのSFP+が3ポートついているCosmo-K-。

最後に、40GbpsのQSFPが1ポート付いているCosmo-K+。

基板の製造完了が待ち遠しい。

XILINXのFFG656は1.0mmピッチだった！！

Kintex-7搭載のPCI Express & 光ボードができました。

まずは、SFP 3個(10Gbps)と、トリガ出力用のLEMOコネクタを4個搭載した、Cosmo-K0

それから、QSFP(40Gbps)を搭載したロープロファイルのCosmo-K+

最後にSFP(10Gbps)を3個搭載したロープロファイルのCosmo-K-

これらの3つを面付けして基板屋さんに出図しようと思ったら、18時を回ってしまっていたのであきらめて、一晩寝かせることにしました。

基板の図をプリントアウトして、帰りの電車の中でニヤニヤしながら眺めていたら、何か違和感を感じました。

「このFPGA、676ピンにしては妙に小さくない？」

家に帰って調べてみると、1辺が23mmしかない。

XILINXの676ピンは27mmあるはずで、もっと貫禄があるはずです。

CADで開いて見てみると、0.8mmピッチになっています。

XILINXの676ピンは1.0mmピッチです。やってしまった・・・

一方、FBG676でちゃんと動いていたCosmo-Zの基板パターンを見てみると・・

隣にあるSDRAMの大きさと比べてみればわかります。

それにCosmo-Zのほうではピン間2本の配線が引けていたのに、今回はピン間1本しか引けていなかった。どうりでLVDSの引き出しで苦労したわけです。

せっかく完成したのに、やり直しです。

でも、出図して実装屋さんから連絡が来るよりはマシだったかな。

ここにほぼ出来上がった基板があるじゃろ

（＾ω＾）
　⊃ 卍鬱彡 ⊂

これをこうして

（＾ω＾）
　≡⊃ 卍□彡 ⊂≡

こうじゃ

（＾ω＾）
　≡⊃ 卍回彡 ⊂≡

俺たちの戦いはこれからだ

月刊特電Vol9ができました

FPGAのキワドイ技術をお伝えする特殊電子回路㈱の機関紙「月刊特電技術 Vol9」が完成しました。前の号から1年3か月ぶりなので、もはや月刊ではないのですが・・。

本日、印刷されたものが500冊届きました。ずっしり。重い。

厚手のコート紙135kgに印刷されて、PDFでは伝わらないこの質感。紙に印刷されたばかりのインクの匂いっていいですよね。

なひたふが渾身を込めて執筆した月刊特電Vol9を、本日1枚1枚封筒に詰めて、お客様に郵送します！

Vol9の目次は、

• 普通の高速ADCを50Gspsの超高速ADCにする裏ワザ
• Artix-7デザインのVivado化とHDMI入出力&CSI拡張基板の簿案内
• MPPC＆プラスチックシンチレータを使って、青函トンネルで宇宙線を計測してみた
• ピンヘッダで1Gbpsは通るか
• Kintex-7 PCI Expressボードの開発
• ドイツ、Trenz社製品の取り扱いを始めました

です。

ご希望の方は、http://www.tokudenkairo.co.jp/gekkan

へお越しください。

Cosmo-ZのADCで毎秒54Gサンプルを達成

ちょっと大げさなタイトルですが、Cosmo-ZのADCに細工をして、40～54GHzのレートで波形を取ることに成功しました。

いわゆる「等価サンプリング」というものです。

ADCのクロックをちょっとずつ、ちょっとずつずらしながら、繰り返し波形をいろいろなタイミングでサンプリングするというものです。オシロなどに入っている、あの機能です。

ZYNQでやるにはMMCMのダイナミック位相シフトというのを使います。ダイナミック位相シフトを使うと、VCOの周期の56分の1の刻みでクロックの位相をシフトできるからです。

下の図をご覧ください。

これは、FPGAのI/Oから、8nsの周期で1nsの幅のパルスを繰返し出したものを、ADCでサンプリングしたものです。

Cosmo-ZのADCのサンプリング周波数は、最高でも125MHzなので、8nsの間隔でしかサンプリングできないはずです。ですが、実際には1nsレベルの振動も見えています。

サンプリング速度は、ZYNQの中のVCOの速度の56倍です。この測定ではVCOは750MHzで発振させているので、42GHzでサンプリングしています。ADCクロックを80MHzにするとVCOが960MHzになるので、等価サンプリングでは54GHzでサンプリングできます。

パルスの立下りの部分を拡大してみると、

と、23ns程度の間隔でサンプリングできているのがわかります。1つ1つの値は連続しているので、そんなに滅茶苦茶な結果ではありません。

一方、同じ波形を40Gs/sの高速オシロで取ってみると、

となっていたので、等価サンプリングもいい線いっていると思います。

オシロではパルスの幅が1nsで見えていますが、Cosmo-Zでは2nsくらいに鈍って見えているので、周波数帯域はだいたい500～1nsなのだと思われます。

まとめると、サンプリング速度は十分にあるけれども、ADCのサンプルホールド回路の時間や、アナログのプリアンプなどによって帯域が制限されているといえます。

詳しいことは、今月発行予定の月刊特電Vol9に書くので、お楽しみに。

ｋ

DDR3メモリの配線やりなおし

ピン配置のValidateが通らなかったので、DDR3メモリの配線をやりなおしています。

データバスはそれほど難しくありません。

アドレス・コントロールバスは、内側のピンにあるのでそれなりに苦労しましたが、なんとかまだ元気です。

今度こそ・・と願いを込めてMIGジェネレータのピン配置に入れていきます。

ああ、よかった。ピン配置がOKでした。

Kintex-7 PCI Express基板の設計ミス！！

ああ・・やってしまった。

十分に確認しないで進めてしまったばかりに、手痛いミスをしてしまいました。

まず、DDR3メモリの配線ですが、

ISE14.7のMIGにこのピン配置を入れてチェックしてみると・・

こんなエラーが出ました。XILINXのAnserRecord 43481です。

Kintex-7では、複数のI/Oバンクを利用する形でDDR3メモリコントローラを作るには、真ん中のバンクにアドレスとコントロールを配置しなければならないそうです。

この回路の配置は、

ああ、ダメじゃん。

UG586を読むと、

と書かれているので、これはこういうものなのでしょう。

DDR3メモリの設計やり直しです。。。

せめて、このミスが、同じような基板を設計する人の役に立てば幸いです。

それから、10Gbpsの光モジュール、QSFPを買いました。

ゴーヤのような放熱器が付いていてゴツゴツしているのですが、なんと、SFPよりも若干長いようで、現在の基板に納まらないことがわかりました。

横幅をあと15mmほど延ばさないと乗りません。

このままSFP版で作るか、それともQSFP版も一緒に作るか悩みます。QSFPを使うなら、135mm×90mmくらいのボードになりそうです。

ちょっと大きくなってしまいますが、ロープロファイルには収まりそうです。

EZ-USB FX3とGPIO、SFP+の配線が引き終わった

Kintex-7とEZ-USB FX3の間の配線。

40数本の配線ですが、Kintex-7のI/Oバンクは50個のI/Oがあるので、意外と余裕です。

USB3.0の各種設定ピンや、コンデンサ、アナログ関係もざっと引きました。

ネジ穴の左の狭いスペースにスイッチング電源とファームウェアROMを配置しています。

GPIOのほうが難しいかもしれませんね。LVDSのペアで引き出さなければならないので、配線の自由度が下がります。結構きついです。

光モジュール「SFP+」の配線ですが、2chなので意外と簡単です。↓の図の真ん中にある太く赤い配線のところに10Gbpsの信号が流れます。

それほど難しいとは思っていません。なぜならば、信号の距離が短いからです。FPGAと光モジュール間でしか通信を行わないので、信号の減衰は少ないでしょう。

基板全体はこのようになりました。

難しい配線はだいたい引き終わって、横幅12cmに納まることが確定です。

GPIOおよびUSB3.0インタフェースの配線

Kintex-7、PCI Expressボード「Cosmo-K」の設計を続けています。

60本のGPIOの配線とEZ-USB FX3への配線もできました。

GPIOは、LVDSの30組のペアになっています。ペアで配線を引き出すのはかなり大変でした。

先日の実験により、ピンヘッダであってもLVDSなら1GHzくらいの信号であれば信号の劣化はほとんどなく出力できることが確かめられています。

もう、これ以上１本も通せないほどの密度になってしまいました。