« ハードウェアFFTの精度向上 | トップページ | Cosmo-Kの新基板を出図 »

2017.04.09

ハードウェアFFTの精度向上2

ハードウェアFFTを行うFPGAで、丸めの計算を単純な切り捨てから、四捨五入(0捨1入)に変更してみました。本当は最近接偶数丸めが良いのですが、0.5ちょうどになることはあまりないので、とりあえずは0捨1入で行います。

まず、従来の単純切捨てのFFTの場合です。

Fft_normal_1

周波数の全域にわたってFixed Patternなノイズが見えています。これを積算して1LSB以下の構造を見てみると、

Fft_normal_4368

このようなノイズの構造が見えてきます。

さて、いよいよ丸めを実装した場合です。下の図のようにFixed Patternなノイズが大幅に減りました。

Fft_round

ほとんどの場所でスペクトラムの値は0になっているのですが、それでも4か所ほど、Fixed Pattern Noiseが出てしまっています。

積算すると、1LSB以下の構造が見えてきて・・・

Fft_round_3004

やはり、ノイズが出やすい周波数があるようです。

単純切捨てに比べるとノイズは1万分の1くらいに減っているとは思いますが、それでもゼロにはなりませんでした。

ほとんどの周波数でFixed Pattern Noiseは1LSB以下に抑圧されましたが、積算すると見えてくるので、ゼロにはできなかったということです。

|

« ハードウェアFFTの精度向上 | トップページ | Cosmo-Kの新基板を出図 »

コメント

コメントを書く



(ウェブ上には掲載しません)


コメントは記事投稿者が公開するまで表示されません。



« ハードウェアFFTの精度向上 | トップページ | Cosmo-Kの新基板を出図 »