« ArtyのイーサネットをFPGAのロジックでコントロール | トップページ | ADS54J60の隠しレジスタ(2) »

2017.07.26

ADS54J60の隠しレジスタ

1Gsps 2ch 16bitの高速ADコンバータ「ADS54J60」が実質14bitしか出ない問題で、TIの掲示板にサポートを依頼したところ、追加の隠しレジスタの情報を教えてもらいました。

0x4004 0x6A -- hidden page
0x4003 0x00 -- hidden page
0x6012 0x02 -- Always write 1 bit added in latest datasheet.
0x4004 0x68
0x4003 0x00
0x6052 0x01 -- Set gain validity
0x6044 0x21 -- set default gain to +0.25dB
0x60AD 0x04 -- Always write 0x04 ( datasheet is updated)
0x60AB 0x01 -- validity for LSBbit select
0x6000 0x01 -- digital core reset
0x6000 0x00 -- digital core reset remove

こんな感じなのですが、実際にやってみました。

左のヒストグラムがCH1とCH2のヒストグラムです。真ん中と右の列が、CH1のサブADCとCH2のサブADCのぞれぞれのヒストグラムです。

Ads54j60_1st
Ads54j60_2nd
Ads54j60_3rd
Ads54j60_4th
Ads54j60_5th

5回取ってみたところ、ギザギザしているヒストグラムと綺麗なヒストグラムが入れ替わっています。

波形で見てみると、下位2bitのうちbit[1]が周期的なパターンで繰り返していて、しかも2つのサブADCのパターンが全く同じなので、これは正しいADCの値を示していないと考えられます。

また、bit[0]はほとんどが'1'なので、これも正しいADCの値を示していないと考えられます。

Ads54j60_periodic3

この追加レジスタを設定する前は、

Ads54j60_before

というふうに4つのサブADCのうちの1つが常にギザギザだったので、何かの進歩はあったといえます。

ADS54J60はいまだに16bitになりません。

|

« ArtyのイーサネットをFPGAのロジックでコントロール | トップページ | ADS54J60の隠しレジスタ(2) »

コメント

コメントを書く



(ウェブ上には掲載しません)




« ArtyのイーサネットをFPGAのロジックでコントロール | トップページ | ADS54J60の隠しレジスタ(2) »