« 祝日なのに | トップページ | Vivadoのプロジェクトをテキストベースで生成する方法 »

2017.09.19

Artix-7は、2.5Vでないと基本的にLVDSは使えない

ずっと作っていた1GspsのADC基板を出図して、木曜日に発送してもらえることになりました。6層基板で金フラッシュ仕上げですから、本当に超特急ですね。

さて、アルバイトさんに基板のFPGAのピン配置に合わせてテスト的な信号を出すデザインを作ってもらっていたら、重大な事が発覚しました。

「LVDSの端子から、LVDSが出せない・・(;´Д`)」

いつもKintex-7ばかり使っているので、Artix-7の使い方を忘れていました。

Artix-7にはHRポートしかないから、基本的にLVDSというIOSTANDARDが使えないのです。

入力だけなら・・と思ってみても、DIFF_TERMが使えないので、100Ωの抵抗を外付けする必要があります。

(Vivadoには2.5Vと申告して論理合成させておいて実際に1.8Vで使うという裏技もありますが、それは最後の手段)

Artix-7のI/Oは2.5VにしないとLVDSは出せない

大事なことだからもう一度言います。

Artix-7のI/Oは2.5VにしないとLVDSは出せない

(;ω;)

結局、基板はどうしたかというと、システム全体のV18という電源ネットに2.5Vを加えることにしました。VCCAUXは絶対最大定格2.0Vなので、2.5Vを加えるわけにはいきませんから、VCCAUXを切り離すことにしました。

そして、下の図のような配線でVCCAUXだけをつないで、基板実装後に1.8VのLDOを手づけすることにしました。

Change

基板屋さん的にも間に合ったようで、納期の変更なく作ってくれるようでした。

また、アルバイトさんが実験してくれた感じでは、1.8Vの電源電圧でもLVDS_25を使えば何らかの信号は出るとのことでした。

|

« 祝日なのに | トップページ | Vivadoのプロジェクトをテキストベースで生成する方法 »

コメント

コメントを書く



(ウェブ上には掲載しません)




« 祝日なのに | トップページ | Vivadoのプロジェクトをテキストベースで生成する方法 »