« Spartan-7とDDR3Lの配線 | トップページ | Vivado 2018.3でMIGを使うデザインがクラッシュする原因 »

2019.12.13

Spartan-7のMIGの配線を検証する

Spartan-7ボードのDDR3メモリの配線が正しいかどうかを検証するために、MIGを使ったデザインで回路図のとおりに配置を指定して、論理合成できるかどうかを確かめるというプロセスを行います。

こんな感じのデザインを作りました。

Mig4

回路図を見ながら、MIGの設定画面で一つずつピン番号を入力していきます。

Mig3 Mig2

Mig5

そして保存して、いざ論理合成!とすると、突然、Vivadoが落ちるのです。

酷い時にはMIGのIPをクリックするだけで落ちます。

Mig1

いろいろ回避策を試しました。

まず、AR71898という「MIG 7 Series - パッチ - 2018.3 での既知の問題」というアンサーが出ているのですが、プロジェクト名/ディレクトリにスペースはないので、これも違います。一応、パッチのAR71898_vivado_2018_3_preliminary_rev4.zipもあててみました。

関係ないですが、このパッチは面白いですよ。

ZIPファイルを解凍すると、AR71898_vivado_2018_3_preliminary_rev4というフォルダが出来るので、D:\Xilinx\Vivado\2018.3\の下に自分でpatchesというフォルダを作り、このAR71898_vivado_2018_3_preliminary_rev4フォルダをコピーするのです。どのファイルをどうするとかではなく、フォルダごとpatchフォルダの下にコピーするのです。 Mig8

すると、次からVivadoを起動したときにタイトルにパッチ名が付いて、更新済みVivadoであることが示されるわけです。

Mig9

残念ながらこの方法でもうまくいかなかったので、Vivado 2019.2を試すことにしました。

せっかくだからVitisを入れようとしたのが失敗。

24GBをダウンロードして100GBのアプリをインストールするわけなので、午前中から昼過ぎまで何もできませんでした。

Mig6

Vivado 2019.2ならクラッシュせずに論理合成ができたのですが、何か腑に落ちないですね。

Mig7

ここで終わらせてはいけないので、徹底的に原因を探りたくなります。

 

|

« Spartan-7とDDR3Lの配線 | トップページ | Vivado 2018.3でMIGを使うデザインがクラッシュする原因 »

コメント

コメントを書く



(ウェブ上には掲載しません)




« Spartan-7とDDR3Lの配線 | トップページ | Vivado 2018.3でMIGを使うデザインがクラッシュする原因 »