« ADC→FPGA(ZYNQ)→DACの遅延時間を測ってみた | トップページ | 高速パルス発生回路の完成 »

2022.01.31

ADCMP553を使って鋭いエッジのパルス発生回路を作る

Analog DevicesのADCMP553というICを使って鋭いエッジのパルスを発生させる回路を作ってみました。

Pulsegen

ADCMP553は、Rise timeが440ps、Fall timeが410psとスループットが非常に高いPECL出力のコンパレータです。

Risefall

このコンパレータの片方の入力を0.9Vに固定しておいて、もう片方の入力にLVCMOS18の信号を抵抗分圧して0~1.2Vにしたものを入れれば、ディジタルの信号をPECLに変換できるだろうという算段です。

Adcmp553

ADCMP553の出力はVCC-2Vに終端しなければならないので、254Ωと164Ωという抵抗でVCCとGNDに吊ります。しかし、この値だと、VCC-2Vになるのはいいのですが、インピーダンスが100Ωになってしまうことに後から気が付きました。

出力をオシロ(50Ω終端)で見て見ると、Lの時が1.3V程度、Hのときが2.1V程度かなと読めます。立ち上がり時間は約890psでした。

Adlk1

 

ADCMP553はPECL出力なので、このようにLの時の電圧が0になりません。ADCMP553の後ろに高周波トランジスタのBFR106E6327HTSA1CTでエミッタフォロアを作り、出力インピーダンスを50Ωで出してみました。

すると、Lが0.3V、Hが0.6Vと、0Vに近づいた感じがします。立ち上がり特性は430psと、ほぼデータシートどおりになりました。

Adlk6

ADCMP553の立ち上がり時間が440psというのは、同軸ケーブルのような重い負荷を通すと遅くなるのかもしれません。

オシロが50Ω終端なので、電圧は半分になっているはずですから、L=0.6V、H=1.2Vのはずです。ADCMP553の出力からだいたい0.7V低い値なので、エミッタフォロアで電圧降下しているのだろうと思われます。

Lを0V付近にしたいのですが、単純にコンデンサで切るだけではよい波形になってくれません。もう少し試行錯誤が必要です。

 

しかし、ADCMP553と高周波トランジスタのエミッタフォロアで、同軸ケーブルを駆動できるレベルの立ち上がりの鋭いパルスを簡単に生成できるということがわかりました。

 

|

« ADC→FPGA(ZYNQ)→DACの遅延時間を測ってみた | トップページ | 高速パルス発生回路の完成 »

コメント

コメントを書く



(ウェブ上には掲載しません)




« ADC→FPGA(ZYNQ)→DACの遅延時間を測ってみた | トップページ | 高速パルス発生回路の完成 »