IC真贋判定装置の設計 その５

今日もFPGA真贋判定装置の設計を続けています。

144ピンのバーン・イン・ソケットを乗せるための基板ができました。

基板のサイズは8cm×8cmで、1.27mmのピンヘッダでベース基板につながります。

裏面には必要に応じてコンデンサや抵抗を付けられるようにしています。

それから、100ピンのソケット用。

同様に、裏面です。

それから、今日からベース基板の設計もはじめました。基板の名前は「Singan Base」で（そのままやん）

このベース基板はソケット基板から来た端子をジャンパピン（GNDにするかオープンにするかを決める）に通してCPLDにつなぐという設計です。CPLDはJTAGバウンダリスキャンで操作されるだけの、ただのGPIOになります。中身は空のまま使います。

とりあえず配線を引いてみたところ、必要な基板面積が把握できるようになってきました。