Spartan-7基板の再々設計完了

Spartan-7ボードの再々設計が完了しました。

TOP面はこのような感じ

BOTTOM面はこのような感じになっています。

内層はこんな感じです。

更新点はというと

• MOS FETで作っていたUSBの電源逆流保護回路をダイオードに変更
• USB Type-CコネクタのFootprint修正
• 5V入力のラインに100uF相当(47uF×2)を入れる
• 10uFコンデンサを2012サイズにする
• 3.3VのラインにTVSダイオードを入れた
• PHYのデジタル電源にEMIフィルタを入れ、外すことで完全に切り離せるようにした
• GPIOの差動ペア内等長配線
• MIPI CSIの配線を修正し、全線完全な等長配線とした。
• MIPI CSIの配線はHSだけでなくLPの側も差動ペア内等長配線にした。
• 不要なGND島と半島の削除
• コイル下のGNDパターンを外す

MIPIの配線に関しては、終端抵抗の後ろにFPGAのパッドを置き、その後ろにスタブを伸ばしてHS-LP間抵抗100Ωにつなぎました。LPの信号はHSUL12で受けますが、入力インピーダンスは高いはずなので、100Ωを通ってきた信号はLPの入力端子で反射するはずです。その反射した信号はおそらく150Ωの終端抵抗で再度吸収されますが、LPの部分の差動ペアの配線長に差があると次のHighSpeedの信号を乱すはずです。

つまり、MIPIのLPは遅い信号だけれどもHSと同じく等長配線しなければならないのでは？と思ったわけです。

それから、出力されたガーバをつぶさに調べていて、恐ろしい部分を発見しました。

7月再設計したSpartan-7ボードの試作版(非売品)では、MIPIの信号がつながる端子を変更したために設置したViaで、内層のVCCが細くなっていました。

わずかな隙間でかろうじてVCC1.0が接続されていたのです。恐ろしい。

テスターで測ってみても0.1Ωの違いもないのですが良くないですね。

邪魔なViaを右に移動させることができたので、事なきを得ました。