高速ディジタル信号に入れるバッファICの効果を確かめてみた

月曜日に注文したバッファIC、SN74AUC125RGYRがもう届きました。

早速、DAC8基板に実装して評価したいのですが、まずは、現在付いているSN74AUC126RGYRを外さなければなりません。

上の写真のSN74AUC126RGYRもバッファICなのですが、OE(出力イネーブル)の論理が逆だったので動いていません。そのため半田ブリッジしてバイパスしています。今回入手したSN74AUC125RGYRはOEが負論理なので同じ基板でも取り換えれば動くだろうと思われます。

ただ、コネクタの横にあるICを外すのは難しいので、基板の裏にある簡単そうな1か所だけを交換します。

それが、この場所。すでに何度も付けたり外したりしているので、汚いです。

いままでDACの入力部分の波形はバッファを使わなかったのでこんな感じだったのですが、

バッファを通すとこうなりました。

これは滅茶苦茶期待できるではないですかーーーーーっ！

次の図は、たぶん160MHzのビットレートで送った場合ですが、反射によって信号の立ち上がり後に小さな凹みがあるのがわかります。

バッファを入れると綺麗な矩形になります。

次の写真はビットレートは250MHzで送った場合です。反射やクロストークによって波形の天井と床がブレブレになっているのがわかります。

データとクロックはDDRで90°ずらして送るので、↑の波形の中央にクロックの遷移が来ると結構厳しそうな感じがするのがわかるかと思います。実際にクロックの位相を微調整してDACからデータが飛ばないように出力させるのは難しかったです。

バッファICを入れた場合は、下の写真のようにくっきりとします。

これならきっとデータ転送のエラーも起きないでしょう。

LVCMOS18の信号をFPGAから送る場合、距離が長くなると長くなると厳しくなりますが、74AUCシリーズのバッファICと抵抗を入れるだけで非常に改善できることがわかりました。

反射しまくっている汚い信号はバッファICで受けて、綺麗になったバッファICの出力は（ダンピング抵抗で弱めてから）DACへ送るというわけです。こうすると、FPGAの出力電流を必要最低限に絞ることができるし、DACには綺麗になった波形を（弱めて）与えることができます。　

心配なのはSN74AUC125内あるいはSN74AUC125間でのタイミングのずれがどれくらいあるかということです。もし到達時間に大きな差があると、ビットの到達時間がバラバラになってしまいます。

なお、74AUC125RGYRは非常にはんだ付けが難しいICで、付けたり外したり、ヒートガンであぶったりを繰り返しているうちにパターンがどんどん剥がれていって、それをジャンパでカバーしているのでどんどん汚くなってきました。

写真左下のほうは焦げているし、電圧リファレンスICが熱風でどこかへ吹き飛んでいきました。

手作業でやるようなICではありません。