« 祭礼のためお仕事休み | トップページ | 暴れるLVCMOS18 »

2022.08.29

SN74AUC126のOEは正論理

DAC8基板でFPGAから来るディジタル信号をDACに直接与えないようにするために入れていたバッファSN74AUC126ですが、どうもこいつのOEは正論理だったようです。

Truthtable

SN74AUC126のピン配置は、入力と出力が隣り合っているので、

Auc126pinout

ピンを半田でブリッジしてバイパスしました。

Auc126 

これで動くようにはなったのですが、歪率が-40dB台で極端に悪い。

なぜだ・・・・?

 

今回のDAC8基板では出力段のAD8021を±2.5V電源で動作させるように作ってしまったのですが、これが痛恨のミス!

AD8021はレールツーレールではないから、±2.5V電源だと±1Vの振幅が取れないうえに歪率が若干悪化するようです。

せっかく作ったばかりの基板なのにジャンパを飛ばしてAD8021に±5Vを供給するようにしたのですが、それでも歪率が-50dB台しか出ません。

ためしに、AD8021を外してみると-80dB台になる。

差動増幅回路が悪いのかと思い、前回と同じ非反転増幅回路にしたり、単純なボルテージフォロアにしてみても歪率は-50dB台。

高周波での発振をしているわけでもない。

今度はAD8021をOP211AIDRに置き換えてみると-80dB台になる。

 

AD8021が歪率を30dBも悪化させるという謎の現象で足止めを食ってしまいました。

 

|

« 祭礼のためお仕事休み | トップページ | 暴れるLVCMOS18 »

コメント

コメントを書く



(ウェブ上には掲載しません)




« 祭礼のためお仕事休み | トップページ | 暴れるLVCMOS18 »