« DAC8基板のデバッグ | トップページ | 125MHz ADC/DAC装置がついに完成 »

2022.09.22

ディジタルの1と0が多く切り替わるところでノイズ発生

開発中のDAC装置で小さい振幅の信号を出していて気が付きました。

こうやって綺麗な信号が出ているときもあるのですが、

Ch41mv

たまに、大きなノイズが乗るのです。

Ch31mv

しかも、LCフィルタの固有振動数で減衰しながら振動している・・

 

どうやら、頻繁に出る箇所は正弦波の0を横切る場所なので、ビットのパターンが10000000000000から011111111111へと変わるときに出やすいのだろうと推測されます。

今回の基板はSN74AUC125RGYRのバッファを入れているのですが、そのバッファの手前に反射軽減のためプルダウン抵抗を入れていました。このプルダウン抵抗が逆にあだをなしていたようで、プルダウン抵抗をなくしたところ波形が綺麗になり、ノイズが乗ることはなくなりました。

125MHzのDDR(実質250MHzレート)でLVCMOS18というのは、非常に微妙なタイミングで動いているんだろうと思われます。

 

|

« DAC8基板のデバッグ | トップページ | 125MHz ADC/DAC装置がついに完成 »

コメント

コメントを書く



(ウェブ上には掲載しません)




« DAC8基板のデバッグ | トップページ | 125MHz ADC/DAC装置がついに完成 »