インターネプコンに出展します
出ようか出まいか悩んでいましたが、インターネプコンに出展することを決意しました。
会期：2023年1月25日(水)～1月27日(金) 10:00～17:00
会場：東京ビッグサイト
勇気を出して契約書を送りました。
出展内容はもちろん、「FPGAに特化した半導体真贋判定装置と検査サービス」です。
エレクトロテストのゾーンに残っていた、最後の一小間をいただきました。出展料はかなり高い💰ので、一瞬たりとも無駄にはできません。
人生の賭けに出ます。
2022.11.30
2022.11.29
試算表を作ってみる
今日はバイトがない日なので、自社の仕事を片付けていました。
まず、展示会に向けてデモ機を作りたいので、ICソケットとか発注したり、銀行に振り込みに行ったり、それから信金から言われていた試算表を作ったりしていました。
数か月分の銀行データを弥生会計に取り込んで、売掛金や買掛金の見逃しがないかどうかを念入りにチェックします。
今年は全然基板が作れないのでボロボロかと思ったのですが、試算表を見ると、去年と比べて微減くらい。
それほど悪くないのかなと思ったのですが、去年が危機的にボロボロなので、去年と同じということは相当にヤバいということなのです。
半導体不足で自社製品は作れないし輸入のボードも入ってきません。
もうFPGAボードという商売は辞め時にきているのかもしれません。
2022.11.28
TrenzElectronic社のTE0802用に自分でLinuxをビルド成功
TrenzElectronic社のTE0802用に自分でLinuxをビルドしていたのですが、はじめて、FSBLからU-Bootからデバイスツリーから全部作ってLinuxを動作させることに成功しました。
Petalinuxは一切使用していません。
要点はいくつかあるのですが、
- Ubuntuのバイナリは、armhf用（つまり32bit）でも64bitのARMは動く
- Linuxカーネルはもちろんコンパイルしなおす
カーネルをコンパイルするコマンドは、
make ARCH=arm64 UIMAGE_LOADADDR=0x8000
です。
uImageを作るコマンドは
mkimage -n 'TE0802hoge' -A arm64 -O linux -C none -T kernel -a 0x3000000 -e 0x3000000 -d arch/arm64/boot/Image uImage
です。-n 'TE0802hoge'は名前なので、何でもよいのかもしれません。-a や -e でアドレスを指定していますが、このアドレスがどういう影響があるのかはわかりません。
- hsiを使って、Vivadoが吐き出したハードウェアエクスポートからデバイスツリーを作るときのカスタマイズは下記のとおり。
まず、system-top.dtsに自分のハードウェアの特色を出したい部分を書きます。（起動時のメッセージとか）
/dts-v1/;
#include "zynqmp.dtsi"
#include "zynqmp-clk-ccf.dtsi"
#include "pcw.dtsi"
/ {
model = "### TOKUDEN Trenz TE0802 v1.1 ###";
chosen {
bootargs = "console=ttyPS0,115200, root=/dev/mmcblk0p2 rw earlyprintk rootfstype=ext4 rootwait devtmpfs.mount=1 earlycon";
stdout-path = "serial0:115200n8";
};
aliases {
ethernet0 = &gem3;
i2c0 = &i2c0;
i2c1 = &i2c1;
serial0 = &uart0;
spi0 = &qspi;
sdhc0 = &sdhci0;
};
memory {
device_type = "memory";
reg = <0x0 0x0 0x0 0x3ff00000>;
};
cpus {
/delete-node/ cpu@2 ;
/delete-node/ cpu@3 ;
};
};
&sdhci0 {
clock-frequency = <187500000>;
status = "okay";
no-1-8-v;
disable-wp;
xlnx,mio-bank = <0x0>;
};
sdhci0にdisable-wpを付けるのは重要です。ハードウェアの構成上、WP(ライトプロテクト)が無いので、WPが無いことを明示的に示しておかないと、なぜか、Linuxの起動時にクラッシュします。それくらいのことで・・と思うのですが仕方ありません。
hsiで作ったUltraScale+用のデバイスツリーのソースをコンパイルするときには、dtcでそのまま変換することはできませんでした。
C言語風のinclude文などが、大量にひっかかっています。
どうやら、dtcに食わせる前にgccを使って変換してからでないといけないようです。それにはLinuxのカーネルをコンパイルしたディレクトリを用いて、
gcc -E -P -x assembler-with-cpp -I $(LINUX_KERNEL_SRCDIR)/arch/arm/boot/dts -I $(LINUX_KERNEL_SRCDIR)/include system-top.dts | dtc -I dts -O dtb -i $(LINUX_KERNEL_SRCDIR)/arch/arm/boot/dts -o hoge.dtb
とコマンドを与えるようです。
それから、真贋判定装置の中継基板の設計を進めました。右側8個のコネクタにも同じように配線を行い、基板上側のコネクタに接続しました。
ここからがなかなか難しい。
2022.11.27
JTAG出力基板の完成へ
JTAG出力基板の完成に向けて作業をしています
これが、45本の端子の好きな位置からJTAGの信号を出せるボードです。左にあるCPLDからJTAGの信号を出します。
右側は検査対象ICにつながるのですが、検査対象ICには最大で5Vくらいの電圧が加わっているかもしれないので、CPLDの端子を保護するためにMOSFETとショットキバリアダイオードをつないでいます。
出来たと思ったのですが、この基板だと検査対象のICのJTAG信号のレベルが1.8Vとかだと逆にCPLDの出力のほうが高いので保護が効きません。MOSFETによる保護は一方向だけです。
なので、VCCIO=JTAG信号のIO電圧にすることにしました。そうするとCPLD自体のJTAG信号やSPI信号もターゲットデバイスのVCCIOになってしまうので、一部分の信号だけレベル変換バッファをかませました。
もうこれ以上の修正はないはず。
出図してこの基板は終了です。
作らなければいけない基板はあと10種類くらいある。
2022.11.26
JTAG出力基板
真贋判定装置の肝であるJTAG出力基板を作成中です。
先日シミュレーションした回路を45個並べています。
VCCIOより高い電圧が加わった場合にショットキダイオードとMOSFETでクリップしてFPGAに過電圧がかからないようになっています。
2022.11.25
ZCU111でUbuntu Linuxの起動に成功
大学の研究室で使っているZCU111用にLinuxをコンパイルし、Ubuntu Linuxを起動させることができました。
といっても、これはそんなに難しくはありませんでした。
なぜかというと、XILINXはXILINXのボード用のボード定義ファイルを用意してくれているからです。
ご存じのとおり、Linuxカーネルの構築は
make ARCH=arm64 xilinx_zynqmp_defconfig
でUltraScale用のデフォルトのコンフィグを作り、ネットワークの有効化などを適当に行ったのち、
make ARCH=arm64
mkimage -A arm64 -O linux -C none -T kernel -a 0x3000000 -e 0x3000000 -d arch/arm64/boot/Image uImage
を行います。
カーネルの構築で一番わけがわからないのはデバイスツリーだと思いますが、さすがはXILINXの標準ボードだけあって、linux-xlnx/arch/arm64/boot/dts/xilinxにデバイスツリー・ソースも入っていて一緒にビルドされます。そのディレクトリには出来上がったzynqmp-zcu111-revA.dtbがあるので、適当に改名してSDカードの第一パーティションに入れておけばよいのです。
標準ボードだとデバイスツリーがあらかじめ用意されているというのが、非常にありがたいことです。
なお、SDカードの第一パーティションはFSBLが入るためのFAT32にして、第二パーティションにEXT4でLinuxのファイルシステムを入れるというやり方をするのであれば、デバイスツリーのchosenを、
chosen {
bootargs = "console=ttyPS0,115200, root=/dev/mmcblk0p2 rw earlyprintk rootfstype=ext4 rootwait devtmpfs.mount=1 earlycon";
stdout-path = "serial0:115200n8";
};
にします。
また、SDカードの第一パーティションに存在する謎のファイルboot.scrとboot.scriptですが、boot.scriptをコンパイルするとboot.scrになります。
これは作らなくても構いません。従来はuEnv.txtでやっていたことをif文やwhile文や環境変数を使って、さまざまな起動メディアに柔軟に対応できるようにしようとした結果boot.scrになったようです。
SDカードから起動すると決めているのであれば、従来どおりのuEnv.txtを置いておけば全く問題ありません。
つまり、ZYNQ UltraScale+であっても、SDカードの第一パーティションには、
- boot.bin
- bl31.elf
- u-boot.elf
- devicetree.dtb
- uImage
があればよいのです。増えたのはbl31.elfだけです。
真贋判定装置子基板の設計再開
展示会「ＳＥＭＩジャパン」も近づいてきたので、真贋判定装置の設計を急ぎます。
まずは、電源子基板。
次はGND子基板
次はアナログ子基板
出図完了！
えっ？
全部同じじゃないかって？
微妙に違うんです。
でもメタルマスクは共通だから実装費用が少しは安くなるかな。
2022.11.24
ZYNQMPのBoot.binでXFSBL_ERROR_ADDRESSが出る原因
2日前からZynqMPのBoot.binを作っていて、
XFSBL_ERROR_ADDRESS: FFFC0000
Partition 3 Load Failed, 0x2E
というエラーで止まってしまって困っていました。
ZynqMPのBoot.binを作る際にセカンドステージのブートローダであるU-bootを組み込んだり、テスト用であればペリフェラルテストやメモリテストを組み込んだBoot.binを作ることになると思います。
このとき、メモリテストやU-bootなどの少し大きなものを組み込むと、前述のXFSBL_ERROR_ADDRESS: FFFC0000が出て止まってしまします。
今日はこの原因を究明しました。
まず、Partition 3 Load Failed, 0x2Eの「2E」というのはXFSBL_ERROR_ADDRESSの意味なので、U-Bootが読み込まれるアドレスが異常だと言っているのです。
デフォルトのFSBLではXFSBL_OCMというマクロが定義されていて、BOOT.BINに含まれたアプリのロードアドレスがOCMの範囲(0xFFFEA000～0xFFFFFFFF)外だと、XFSBL_ERROR_ADDRESSを出すからです。
一方、Trenz社が作ったboot.binを起動してみると、0x8000000にu-boot.elfを読み込んでいるようです。
0x8000000はDDR4 SDRAMの範囲なので、OCMを外れていてもDDRメモリにロードするのはOKなのでしょう。
それでは、どこでU-bootをFFFC0000にロードしようとする不届きな設定があるのかというと、U-bootを作るときにひな形にしたxilinx_zynqmp_mini_defconfig でした。
この中に
CONFIG_SYS_TEXT_BASE=0xFFFC0000
と書かれているからこのアドレスにロードしようとしてクラッシュします。
これを
CONFIG_SYS_TEXT_BASE=0x8000000
にすればロードできて起動できるようになります。
そうしたら今度はSDカードがどうのというエラーを出してきます。
一つ問題を解決すると次から次へと問題が出てきますね。
それがLinux構築の楽しみでもありますが。
2022.11.23
電圧保護クリップ回路に放電抵抗は不要
双方向過電圧保護回路は、最終的にこうなりました。
FPGA PINと書かれたノードに放電抵抗は不要なのです。
Xが0→5Vに立ち上がったときに少しだけFETが漏れでオーバーシュートが出ますが、昨日のブログで書いたように、ショットキバリアダイオードでクリップされたVCCIO+Vf以上には上がらないようになっています。
しかも、このヒゲは抵抗で放電しなくても速やかにVCCIOに収束します。
ショットキバリアダイオードは電位差がVfより高ければ導通して電流を流すと思われているかもしれませんが、ショットキバリアダイオードはもともと漏れ電流が大きいので、Vfより低くてもそれなりに(μAのオーダーで)電流を流してくれるからです。相当に漏れているダイオードというイメージです。
それゆえ放電抵抗は不要です。
そればかりか、放電抵抗がないほうがヒゲも低くなるというシミュレーション結果も得られました。この原因はわかりません。
半導体テスタの構造とピン・エレクトロニクス
半導体のテストで1つ1つのピンに電圧を与えたり、パルスを与えたり、測ったり、どういう回路なんだろうと思っていただけど「ピン・エレクトロニクス」というらしいです。
正確な電圧、電流、インピーダンス、タイミングで出したり比較したりする回路をピンの数だけ並べるらしい。まじで。
そんな面倒なピンエレクトロニクスをやってくれるワンチップICもあります。
ADATE320というのですが、データシートに回路図がちゃんと記載されています。
一方、MAXIMからはMAX9979というのが出ています。
https://maximintegrated.com/jp/products/analog/amplifiers/MAX9979.html
つまり、こういうピンエレクトロニクスのICをたくさん並べて半導体テスタが作られているんでしょう。
すごい電力だし、すごい金額になる理由がわかります。
この「ピン・エレクトロニクス」という汎用的な名前を下記の資料で知ってから、LSIテスタの内部構造についての調査効率が格段に上がりました。ピン・エレクトロニクスで検索すれば特許公報でもなんでもヒットする。
特に下記の資料を読めば、これまでのだいたいの流れがわかります。
https://seaj.or.jp/activity/tech/file/2012test.pdf
半導体テスタって芸術ですよね。プローブは微細だし、測定値は精密だし、超高速だし、なにより見た目がかっこよすぎる。憧れるぅ～。
プローブという丸い基板がありますが、日本のメーカーのホームページをみても使い方がいまいちよくわかりません。
電源は中央に裏面にリング状の配線があってインピーダンスが低くなるようになっていますが、たぶん、電源については検査する前に個別に配線するんだろうと思います。
そこで見つけたのがこの動画。
https://www.youtube.com/watch?v=q9t6NA5evko
プローブカードを嬉しそうに触っています。
針のようなピンが中心にセットされていて、それが周囲の円形のパターンまで伸びていっています。
中心部はリング状のものがあって、ここにパスコンやプルアップ抵抗を付けるのでしょう。
この動画見て、プローブカードの構造がなんとなくわかりました。（なぜ庭でやってるのかという疑問はあるが）。
中央のプローブから配線が生えていて、番号がふってあって、これをプローバに装着すると、好きなピンに好きなような信号を与えられるようになるんだろうなと思います。
日本語でプローブカードとかググってもメーカーのホームページの小さな写真しか出てこないけど、英語で検索するとわんさか出てくきます。詳細な構造も理解できてきました。日本のメーカー反省しる！
プローブカードの電源や特別な配線は手配線でジャンパするのでしょうか。
プローブカードはICごと(あるいは同一ファミリごと)に用意されていて、基本的に使いまわさないということなのだろうか・・疑問は尽きません。
半導体テスタって、業務用冷蔵庫くらいの大きさがある本体からテストヘッドまで太い配線でつながっていますが、シグナルインテグリティってどうなってるんだろうとか疑問が尽きません。やっぱり、数メートルの長さはあるから高速信号通せないだろうから実際の信号はテストヘッドの中で作っているんでしょうか。
2022.11.22
MOSFETを使った双方向電圧クリップ保護回路
FPGAと、正体不明のデバイス「X」を接続する回路を作りたいのですが、Xが何Vを出してくるかはわからない。
そんな場合にFPGAの端子を過電圧から保護するという回路を作ることになりました。
MOSFETを使えば電圧クリップ回路ができるということなので、シミュレーションをしてみました。
まずは、FPGAのピンを想定したパルス源から「X」に向かって信号を出力する場合。
当然のことながらFPGA PINとXは導電圧になります。
次は逆方向。FPGAが入力側になる場合です。
基本的にはMOSFETはゲート+Vthより高い電圧はD→S方向に通さないので、ゲートにVCCIOからVthだけ高い電圧をかけておけば、それ以上高い電圧はカットされてVCCIOになるという考えです。
左側の1.8VというのがFPGAのVCCIOを想定したもので、5Vから10kΩで吊っているのはバイアスを与えるための抵抗です。左側のMOSFETはダイオード接続をしているので、1.8V+Vthの電圧がゲートに加わります。
これで「X」から0～5Vの電圧を加えてみると見事にクリップされました。
ところが、@lyuka_jp さんから矩形波の過渡時には過電圧が発生するとの指摘をいただきました。
矩形波でシミュレーションしてみると、確かにヒゲがすごい出ます。
実機でもこんなにヒゲが出るのかと訝しんで、適当な基板(SMAと電源コネクタがあるやつ)にMOSFETや抵抗を付けてジャンパを飛ばして実験してみました。
その結果、たしかにシミュレーションと同じようなヒゲが出ていました。
1.8Vにクリップしたいのに3.3Vくらいまで出ていますね。
まず改善しようと思ったのはゲートの電位です。
5Vのパルスを受けると、MOSFETのゲートはこんなにも揺らぎます。
ゲートに3000pFのコンデンサをつないでもほとんど変わりませんが、10uFのコンデンサをつなぐと、突然おとなしくなりました。
ただ、ゲートの電圧を安定化させてもパルスの立ち上がりが貫通してヒゲが出る現象はあまり変わりません。
ヒゲが出る原因はゲートの電圧が揺れるのが原因ではなく、ソース・ドレイン間容量によって矩形波の立ち上がりが微分波形になって出てきているからのようでした。
次に試したのは、MOSFETとXとの間に47Ωくらいの抵抗を入れること。これはほとんど効果はありませんでした。
一番効いたのがMOSFETのソースからVCCIOに向けてショットキバリアダイオードを入れたこと。
これが効果てきめん。ヒゲをカットすることができました。
こういったショットキバリアダイオードはFPGAのピンに保護用として埋め込まれているので、あえて付けなくてもFPGAのピンにつなぐだけで自動的に挿入されます。しかし、本来はFPGAのピン内蔵ショットキバリアダイオードは導通させてはいけないダイオードです。（何のための保護素子だ！）。通常はこのダイオードが導通しないギリギリの電圧がIOピンの絶対最大定格になっています。
ですから、安全のためにはFPGAの内蔵ダイオードよりも低いVfのショットキダイオードを使ってVCCIOに放電して保護すればよいわけです。まぁ、短時間だから内蔵ダイオードがONしても平気だと思うんですけどね。
ただし、過電圧はVCCIOに流したらOKではなくて、VCCIOの電圧が上昇しないかどうかも注意深く見守る必要があります。LDOには吸い込みができないタイプもあるからです。シミュレーションした感じではVCCIOに10uFくらいのコンデンサをつないでおけばダイオードを通じて流れてきた過電圧は吸収できるようでした。
これも実機でやってみました。
まずは5Vの矩形波を800mVでクリップ。
次は1.8Vでクリップ。
次は2.8Vでクリップ。
最後は3.8Vでクリップです。
このとおり保護回路として働くことがわかりました。
2022.11.21
アナログスイッチで電圧がクリップできない
アナログスイッチを使ってFPGAの入力端子を保護できないかどうかと思い、実験してみました。
アナログスイッチというのはロジック入力でアナログ信号をON/OFFする部品です。もともとCMOS 4000シリーズに4066というアナログスイッチがあって、それを1回路化したものが各社より発売されています。
下の図は74AHC1G66のものですが、おおよそどのアナログスイッチも似たような回路になっています。
EがHレベルのときZとYの間がONするというものなのですが、MOSFETはゲート電圧でクリップされるという神話を信じて実験してみました。
その結果がこちらです。
下の図はVCC=3.3Vにして、Zの端子に5Vの矩形波を加え、Yの端子の電圧を測ったものです。
全然クリップされていない。
しかも、E=Lなのに100%漏れてきている。
OFFになりません。
どうやら、アナログスイッチはVCC以下の電圧を入れなければならないようです。
VCC以上の電圧を印可した場合どうなるかは一概にはいえませんが、バグります。
下の図は、どこまで電圧を加えるとOFF状態が壊れるかを試したもので、VCC=3.3Vで、Z=4.5Vくらいの電圧を加えたところです。
なんだかニョロニョロしています。サインカーブかなと思ったのですが、
このニョロニョロはランダムでした。
チンアナゴの大群のように見えます。
こんなことをしていたらアナログスイッチが猛烈に発熱して壊れてしまいました。
74AHC1G66; 74AHCT1G66のデータシートを読んでみると、
MC74VHC1G66のデータシートを読んでみると、
やはり4066タイプのアナログスイッチはVCCを超えてはいけないようです。とほほ・・
結論を言うと、アナログスイッチはVCC以下の電圧で使わなければならず、電圧をクリップしてくれる保護素子にはならないということがわかってきました。
ここまで設計した基板をどうするんだべという感じです。
2022.11.20
DSF2022で講演します
すっかり忘れていました。
11月25日(金)に開催されるDesign Solution Forum 2022で、
【参加型】 DSF×ACRiコラボ企画：本音で語ろう！日本のものづくりとエンジニアはどうなる！？
というテーマですすたわりさんと対談します。
時間は16:00から17:10までです。
なお、この対談会はオンライン配信されません。
現地に来ないと聞くことはできません。
だからこそできるオフレコな話になると思います。
https://dsforum.jp/2022/seminer/3180/
多くの皆様のご来場をお待ちしております。
2022.11.19
任意のピンからJTAGを出す回路
IC真贋判定装置を作るため、任意のピンからJTAGの信号を出す回路を作っています。
10月31日時点の回路
本日の回路
あまり変わっていないように見えるかもしれませんが、内層の配線をいっぱい引いています。
右側に45個並んだICはアナログスイッチで、FPGAの端子とターゲットICとの間の電圧をクリップして保護するために入っています。
FPGAは2個使っていて、左側のFPGAがJTAGの信号を作るもの、右側のFPGAがアナログスイッチのON/OFFをするためのものです。
真贋判定装置では最大2340ピンのICを検査しますが、任意の端子からJTAGの信号を出せるように45chのこのようなモジュールを作って、52個並べて、任意の端子からTCKやTDIを出せるようにしています。
つまり、4ch-2340chのマトリックスというか、クロスバースイッチを作ろうというわけです。
DUTの2340個のピンはどのような電圧になるかわからない(VCC 3.3Vかもしれないし、1.0Vかもしれない)のですが、JTAGのロジック電圧も何Vになるかわからないので、FPGAに何Vが加わってもよいようにしなければなりません。
ここまで設計していてふと不安になりました。
- アナログスイッチで本当に電圧クリップができるのか？
- この基板のFPGAは秋月のLattice MACHXO2-256だけど、入るのか？
このあたりを検証していかなければなりません。
2022.11.18
RFSoCのバウンダリスキャン
MITOUJTAGでZYNQ UltraScale+ RFSoCのバウンダリスキャンができるかどうか試してみることにします。
使ったボードはXILINXのZCU111。
ZCU111に搭載されているUSB-JTAGはMPSSEのピン配置なので、MPSSEとして接続します。
ところが、Genericと書かれたデバイスが1個出るだけ
どうやら、Dummy DAPが解除されていないようです。
SVFで次のコードを実行したら自動認識することができて、
STATE RESET;
TDR 0;
HDR 1 TDO (1); // ARMのDAPを無視するため
SIR 16 TDI (83FF) ; // JTAG_CTRL
SDR 32 TDI (00000003) ; // ARM DAPとPL TAPを有効化
RUNTEST RESET 16 TCK; // 切り替えた後は、Test-Logic-Resetステートで5回以上 TCKをトグルする
RFSoCを無事にバウンダリスキャンすることができました。
作ったBitStreamをそのまま書き込むこともできました。
書き込みは遅いけど、ちゃんと起動します。
ただ、バイナリカウンタを作ってカウントアップしていく信号をLEDのところから出力してみたのですが、何だかようすがおかしい。
どうやら、入力と出力が反転しているようです。
2018年に解決したはずのバグが
http://nahitafu.cocolog-nifty.com/nahitafu/2018/10/ultrascale-e5ac.html
なぜか再燃しているようです。
もしかすると、MPSoCバグだと思ってMITOUJTAGの中で入力と出力を反転させたのですが実はRFSoCではそのバグは起きておらず入力と出力を反転させる必要がなかったとか、XILINXがバグに気が付いて入力と出力の反転をこっそり修正していたとか、そういう理由かもしれません。
2022.11.16
EdgeTech+に行ってきました
今日はET/IoT・・・EdgeTech+に行ってきました。
出展者もスカスカ、来場者もスカスカで空きブースがいっぱいという感じでした。
ETどうしてしまったのか・・。
そういえば、当社も出展していない
( ﾟдﾟ)ﾊｯ!
もとい。
ETのあとで組み込みFPGA関係者飲み会を実施してきました。多くの方とお会いできて楽しかったです。
2022.11.15
事業再構築 質問10 事前着手した場合の交付申請
交付申請も大詰めです。
ここで一つ気が付いたことがありました。
事前着手で購入したものを交付申請する場合にどうするかということです。既に買ってしまった物は見積書の日付が過去だし、
ーー
Q1 事前着手を利用してすでに購入している場合、交付申請の際にどこかでそれを示す箇所はあるか？
A1 ない
Q2 交付申請の際に、見積書が有効期限内であることという項目があるが、事前着手していれば有効期限内でなくてもいいのか？
A2 事前着手承認精度を使っていれば、2021年12月20以降の見積書であればよい。
Q3 見積書の有効期限は長いもので１か月、短いものだと数日しかないので、交付申請の際に有効期限内であっても、交付決定が出たときに期限外であっても、そのまま発注して大丈夫か？つまり、有効期限外のタイミングで発注したからということで、実績報告の際に経費に認められないということはないか？
A3 そういうことはない。
ーー
これは朗報です。
事前着手を申請して買ってしまっていれば、交付申請の際に見積有効期限はどうでもよいのです。
電子部品とか争奪戦ですから、交付決定が出るまで待てませんからね。
2022.11.14
事業再構築 質問9 交付申請用紙別紙１の書き方
見積書がそろってきたので別紙１を書き始めました。
そこで、また質問です。
ーー
Q1 費目別明細書（機械装置システム構築費）は見積書の内容を転記していくのだと思いますが、見積書がいろいろなオプションに分かれて見積もられている場合、費目別明細書の各行にすべて転記するべきか？
（プリント基板の製造でイニシャル費用と製造費用が分かれていたり、基板の実装でイニシャル費用と部品代と実装の本費用が分かれているような場合を想定）
A1 一体となって使用するもの、バラバラでは使用できないものは〇〇一式でまとめることは可能
Q2 その際、一字一句間違えずに一致させる必要がありますか？
A2 そうでないものは一致させる
Q3 経費明細書の書き方について。「よくある不備 ２５ページ」によると、積算基礎の書き方で、「機械装置については〇〇機械一式とまとめて記載することが可能」とありますが、その機械一式の名称が具体的にどの見積書を指しているかというのは、どこに記載すればよいでしょうか？
A3 問い合わせの際に判断する
Q4 経費明細表の（E)の列、積算基礎（A)の内訳が＃REFと表示され、編集できない
A4 ダウンロードしなおしてください
ダウンロードしなおしたら直った
ーー
Q３の質問は、別紙１に書いた各行が見積書のどこに対応するかがわからない場合です。まぁ、最終的には個別の判断なのですね。
交付申請で差し戻される前に、交付申請時に見積書との対応リストを付けて送りたいと思います。
2022.11.09
事業再構築 質問8 見積依頼書は省略できるか？
事業再構築では、見積書の前に見積依頼書というのが必要です。
Webから注文する場合などはこんなものは書きませんから、この必要性があるのか聞いてみました。
ーー
申請事業者です。第6回の採択事業者です。交付申請の書類を書いているところです。「補助事業の手引き」で質問があります。
Q1 見積依頼書がない場合は見積依頼書を省略できるか？例えば、Webで注文して、Webで自動で見積される場合。
A1 Webで見積書が得られる場合はWebの見積書で良い（見積依頼書不要）
カートに入った品名と単価、数量、合計金額が見えるスクリーンショットがあればよい（見積依頼書不要）
Q2 分割払いはOKか？大きな機械を作るので、一部分を試作して問題がなければ残りの全体を作るようにしたい。
A2 分割で支払うことが見積書に明記されていればよい。実績マニュアルの様式６の２と３を参照
Q3 契約先がNP後払いなど、支払いを別の代行会社に委託しているような場合、契約先と振り込み先が異なることになる。実績報告の際に問題になることはないか？
A3 業者と代行会社が契約関係にあることがわかる追加書類があればいい
ーー
最後のNP後払いの件はミスミで買いたい場合だったと思います。事業再構築は原則として銀行振り込みでなければならないのですが、ミスミはNP後払いとかクレジットカードとか限定で、銀行振り込みにするには与信審査が必要というルールでした。先払いしたくても与信審査を経て銀行振り込みだったと思います。これでは事業再構築で使いにくいので質問してみました。
2022.11.07
事業再構築 質問7 相見積もりと理由書
相見積もりと理由書は事業再構築補助金で悩ましい課題のひとつです。
わからないことは聞くしかありません。
ーー
「補助事業の手引き」で質問があります。
Q1 ５０万円以上の機械装置は相見積が必要ですが、メーカー直販のものを、商社を挟まずにメーカーから購入するのが最も価格が安いというのは業者選定理由書に書ける正統な理由になりますでしょうか？
A1 このメーカーでしか作っていないという理由書を提出する
Q2 同じく５０万円以上の機械装置の相見積に関してですが、海外からの製品であって、日本で扱っている商社が一社しかない場合、業者選定理由書に書ける正統な理由になりますでしょうか？
A2 理由書でよい
ーーー
BGAのICソケットをたくさん買いたいのですよね。
2022.11.06
事業再構築 質問6 相見積もりの概念
さて、ここで新たな疑問が出てきました。
交付申請で問題になる相見積もりとは何でしょう。事務局に問い合わせてみました。
ーーー
Q1 相見積を取る際に、使用しない相見積もりも交付申請時に有効期限内である必要があるか？
A1 ある
Q2 ２つの業者で相見積もりをしたが、価格に３～４倍の差があって、再度相見積もりを依頼するのが心苦しい。必要ないのに本当に必要か？
A2 なんでそんなに価格差があるのか？
Q3 日本製と中国製だから
A3 それは相見積もりの定義から外れる。同一メーカー同一商品について見積を取るのが相見積もり。メーカーが異なってしまえば相見積もりではない
ーー
なるほど、相見積もりというのはある機械（例えばX社のXX-123という型番とする）を購入するときに商社のA社から買うか、B社から買うかという場合の概念なのですね。
X社のXX-123と似たような機能で少し安いY社のYY-123を相見積もりする必要はないということです。X社のXX-123が買いたいと思ったらそれを買うために最安のルートを探すのが相見積もりということでした。
で、何を買うかは応募のときの申請に買いたい固定資産のリストを書いてあるからそのとおりに買えばよいのです。応募のときと交付のときで買いたいものが変わっていたら事業計画書の変更が必要になるということなのでしょう。
2022.11.05
2022.11.04
事業再構築 質問5 自社で特注品を作る場合の交付申請
私の事業再構築補助金では自社で特注の機械を作るところにポイントがあります。
でも、そんなやり方はマニュアルにのっていません。聞くしかありません
ーー
Q1 特注品の機械装置を自社で作る場合に関して質問があります。「手引きの１０ページ目の（１０）」、「手引きの１６ページの⑦」を見ると、自社で特注の機械を作るには、自社で発行した見積書と仕様書。設計図、業者選定理由書（なぜ自社で作るのか、自社で作ることが合理的である理由）を付ければよいと思うのだが、それで合っていますか？
A1 正しい
Q2 自社で作る装置の価格は、人件費や利益を入れずに、原材料の原価だけを積み上げて見積を作ればよいか？
A2 正しい
Q3 その場合でも、１つ１つの原材料に関して相見積もりを取る必要があるか？つまり、１つの仕入れ先からの価格５０万円を越えたら、相見積もりが必要になるか？
A3 それぞれの原材料の見積書が必要。部材ごとに見積を出す。人件費や利益を排除する。各部材の単価を積み上げる。部材事に50万円を超えたら相見積もりは必要
とのことです。
つまり、半導体や電子部品を購入する場合は、DigikeyやMouser、日本の商社などに50万円未満になるように分割して発注すればよさそうですね。プリント基板や実装費用はどうしようという問題はありますが、相見積もりを取るしかないでしょう。
最近のコメント