電圧保護クリップ回路に放電抵抗は不要

双方向過電圧保護回路は、最終的にこうなりました。

FPGA PINと書かれたノードに放電抵抗は不要なのです。

Xが0→5Vに立ち上がったときに少しだけFETが漏れでオーバーシュートが出ますが、昨日のブログで書いたように、ショットキバリアダイオードでクリップされたVCCIO+Vf以上には上がらないようになっています。

しかも、このヒゲは抵抗で放電しなくても速やかにVCCIOに収束します。

ショットキバリアダイオードは電位差がVfより高ければ導通して電流を流すと思われているかもしれませんが、ショットキバリアダイオードはもともと漏れ電流が大きいので、Vfより低くてもそれなりに(μAのオーダーで)電流を流してくれるからです。相当に漏れているダイオードというイメージです。

それゆえ放電抵抗は不要です。

そればかりか、放電抵抗がないほうがヒゲも低くなるというシミュレーション結果も得られました。この原因はわかりません。