JLCPCBに発注しておいたBGA256用の基板が届きました。
土曜日に発注してそのまま製造が開始して、月曜日に発送、水曜日到着ですから実質的に4日間で届いたことになります。
左側のBGA256基板(0.8mmピッチ)はちゃんと嵌ったのですが・・・
右側の山一電機製のBGA225ソケットは嵌りませんでした。
よく見ると、この山一電機のソケットはピンがスプリング構造ではなく、基板に穴をあけてはんだ付けするタイプのようです。
もしかすると、山一電機のオープントップタイプのソケットはすべてスルーホールタイプのようです。0.3mmの穴をあけてピンを差し込んではんだ付けするとか・・！？気が遠くなりそうです。
事業再構築補助金の事業は交付決定から12カ月または採択日から14カ月以内に完了させなければなりません。
私は第6回採択者(2022年9月15日採択発表発表)だったので、最長でも11月14日でした。
原則は14カ月以内なのですが、事故報告を出して承認がされると期限が延長される場合があります。
10月末ごろに事故報告を出して、一回差し戻されて再度提出したので、もしかすると期限が延長されているかもしれないという不確定な状況となっていました。
その結果が今日、まずはメールで来ました。
承認されたとのことで、メールには延長された期限については書いてありません。
少し遅れてjGrantsから通知が来ました。
このように延長された期限が明記されていました。
といっても、すでに実績報告は提出してしまっているので延びたからどうってわけでもないのですが、もしかすると、これからいくつかの物品を購入して補助対象経費に追加できるかもしれません。
事故報告というのは事業再構築補助金の期限を延ばす裏ワザかもしれませんね。
BGA256(0.8mm)に続き、BGA225(0.8mm)の基板も設計中です。
規模は小さいのですが4層基板になりました。
BGA225ピンというと、ZYNQのXC7Z010とかで使われます。
そして、昨日のBGA256基板と一緒に面付してJLCPCBに発注！
その日のうちに受理され、土日の間に2-3日コースで製造されることになりました。
受注の関門を通ってしまえば、製造は土日に進みます。
BGA256用のソケット基板を設計しています。
ターゲットとなるのはMAX10あたりでしょう。
この基板はお客様から真贋判定の依頼があって作っています。（なぜ、すでに作ってあるソケット基板に適合したICの検査依頼はこなくて、いまない基板の依頼ばかりくるのだろう）
このくらいの基板なら1日で設計できるようになってきました。
Design Solution Forum 2023、通称DSF2023に出展しました。
ACRiの中の子ブースとして出展し、半導体真贋判定装置を展示してきました。
見ていただいた方の反応は上々でした。
過去に半導体試験装置を作っていたという方から「うん、半導体テスタだね」というコメントをいただいたので、その筋のプロの方にも半導体テスタに見えたのでしょう。
この装置はいくらなの？という質問もいただいたのですが、装置を売るのではなく「検査サービスの提供」です。
展示会の時には毎回ながら徹夜で準備するという癖はそろそろ直したいですね。朝３時ごろにパンフレットの原稿を仕上げて、6時半に東京駅八重洲口のアクセアまで受け取りに行き、この装置一式を60cm×60cm×60cmくらいの大きな段ボール箱にいれてそれを抱えて電車に乗って会場に行くというハードなスケジュールでした。
箱の重さは30kg以上あるので気合をいれれば持ち上げられるのですが、抱えて歩くにしても20mごとに休憩を挟まなければ無理という重さ＆形状でした。
武蔵小杉駅の総武線ホームから会場まで約1km。とても歩ける距離じゃないので、駅の反対側の改札口から出てタクシーで会場へ行くという無謀な計画でした。着いた時には腕の感覚はもうなくなっていました。
本日の展示会DSFにもっていくため、半導体真贋判定装置Type-Cを徹夜で組み立てています。
この後ろに見えている子基板を、このベース基板と筐体の中に組み立てなければなりません。
・・・
で、できたー！
26個のモジュール、416個の子基板、18700個のMOSFETスイッチ！
上にベースボードを乗せて、ソケット基板を乗せて、組み立て完了です。
・・くっ、重い。
20kgはあるな。
持っていけるのか！？
事業再構築補助金でX線3D CTスキャナを買いました。
※正確には、事業再構築補助金に採択されたことで信金から融資してもらったお金で買った。補助金はまだ下りていない。
ででーん。
この3D CTスキャナは、放射線管理者不要、管理区域も不要という、とても使い勝手のよい装置です。
このCTを使って偽物の半導体と本物の半導体を見分ける事業をしようと思っています。
偽物の半導体の中には「中に何も入っていない」という非常に雑なものもあるそうなので、いつか遭遇することを夢見ています。
とりあえず、手元にあったKintex-7の怪しいやつ(QRコードでDevice DNAが取得できない)を撮影してみました。
ちゃんとしているようですね。工場から不良品が流出したのでしょうか？
それから、普通に基板を透視して見たり、
装置を透視してみたり。
2Dの撮影性能は、前のものより向上しているようです。
3Dの立体撮影はやり方がよくわからないので、後日また試すことにします。
あるお客様がCosmo-Z Miniで、波形データが流れるAXI StreamバスにFIRを実装したところ、カクカクしていてランダムな波形が出てきたという連絡がありました。
実際にやってみるとたしかにランダムでカクカクな波形が出てきます。
その原因なのですが、お客様が使っていた係数でFIRフィルタを作ると出力が36bitになるのですが、そのまま使うと下位16bitだけが接続されてしまうため、このようなぐちゃぐちゃな波形になっていたようです。
XILILNXのFIRコアはデフォルトでは入出力のビット幅が異なるので、綺麗に接続するには上位16bitを取り出すことを明示的に指定するか、
下のダイアログのようにFull PrecisionからTruncated LSBを選んで16bitだけを取り出すようにします。
なお、AXISのバス幅は8bit単位なので、計算の精度が36bit必要ということになっても40bitで出力されます。
それから、波形がカクカクしているのですが、おそらくFIRのclocksで示した部分を設定していないため、デフォルトのまま300MHzの速度で0.01MHzの信号を計算するという緩い仕様で作られてしまっています。
これが実際にはそこまで緩くはならず、5クロックで1つの値を計算するという程度の速度で作られているため、カクカクした波形になってしまっていたようです。
スペクトラムを見ると、fs/2までにゼロになる点が4つほど見えています。だから5クロックで1つの計算なのです。
FIRフィルタのクロック設定を変えて、1クロックで1つの値を計算するようにしたところ、下の図のようにきれいな(茶色)スペクトラムとなりました。FIRなし(赤)のチャネルのノイズフロアを下回っていることが分かります。
展示会「EdgeTech+2023」に行ってきました。
閑散としていました。
去年はコロナ禍だったのである意味は仕方がないのですが、今年はもう、言い訳はできないですね。
過去最小規模で開催！
とかいうキャッチフレーズを出してほしいくらい縮小しているような気がします。
ネットゲームに例えると、最強プレイヤーが引退して新規プレイヤーも育たず微課金がほそぼそ遊んでる過疎サーバみたいな雰囲気でした。
解説すると、過去のETは、最強プレイヤー(ALTERAとXILINX)が会場の両端を陣取っていて、その周辺にFPGA関係の基板を作っているユニークなメーカーさんやツールがあって、中央の奥の通路には日本の様々な大企業が並んでいていました。かつてのETは、IPAや横浜パビリオンとか東北振興のような公的機関が中央にどーんと構えていて、地域内のベンチャーが出展していたり。そこかしこで企業内ミニ講演が行われていました。
本当に1日じゃ見切れないほど熱気があったのです。
それが、ALTERA(Intel)もXILINX(AMD)もETから撤退してしまいました。だからといって新興FPGAベンダが大きなブースを取るわけではなく、日本の代理店に任せて自らは出てこない。
それに、日本の企業も1コマや半小間のブースでしか出ないし装飾にもお金を掛けない。左奥のようには大きなパビリオンの中に1メートルくらいの小さなブースがたくさん並んでいてそこだけ盛況というありさま。共同出店が多いので、もう、どこもETにお金や労力ををかけたくないんですね。
サーバの統合（他の展示会との統合）を待つワールドのようです。
出展しようかしまいか悩みましたが、出展しなくてよかったと思っています。
2008年～2011年ころのETは本当に楽しかった。過去の良い思い出としてしまっておいたほうがいいのかもしれません。
そのあとは、組み込み関係者飲み会へ行ってきました。
第6回事業再構築補助金に採択されて14カ月目の今日、無事に実績報告を提出しました。
3週間前に事故等報告をしていたので実績報告の期限が延長される可能性があったのですが、もし事故等報告が否決された場合は今日の23:59までに実績報告を提出しないと、補助金がすべて無効になるという究極の状況です。
14日までには結果を必ず出すと言っていたのですが、結果が今日になっても出ません。事務局に電話しても「審査しています。混んでいます。同じような方が何人もいます」ということで全く手がかりがつかめません。
つまり、
・後から事故報告が承認された→12月14日まで期限延長されるので11月14日には実績報告しなくてよい
・後から事故報告が否認された→11月14日までには実績報告していないので全額無効！
ということです。
とりあえず、現時点までで確定している実績報告をしました。事務局に電話で問い合わせた時には「実績報告で不備があっても無効にはならず再提出してもらう」ということだったので、金額だけ正しい適当なものを期限前に出してしまえばいいのです。
まぁ、この実績報告というのは無駄な書類を作らなければならない作業であふれています。
まず、見積を取るのはいいのですが、見積依頼書が必要とのこと。
見積依頼書なんてネット注文のときには取らないわけですが、交付申請のときにはネットショップのカートに入ったスクリーンショットで良かったので、スクリーンショットにタイトルとコメントを付けて見積依頼書代わりにしました。
次は、注文書。
ネット注文のときには注文書なんて送らないし、メールで注文するときにも注文書なんて送らないですよね。
メールの文面を注文書代わりになるので、スクリーンショットで代用。
注文請書なんて普通はやりとりしません。納期の入った注文請書を出せと書いてあるので、これもメールの文面のスクリーンショットで代用。
納品書、請求書はいいとして、検収書。
これも難しい。検収書なんて普通は書かないからね。
納品書をファイルでコピーして検収書に名前を変え、「〇月●日検収 内藤」とAcrobatで文字記入します。
そして最後は銀行の振込の証明。
私は基本的に事業再構築関係の支払いはATMで振り込んでこの控えを取っておいたのでよかったのですが、オンラインバンクで振り込んだ場合は画面のスクリーンショットを撮っておかなければならないそうです。スクリーンショットを撮り忘れたら＼(^o^)／ｵﾜﾀ です。
まとめると、必要な書類は、①見積依頼書、②見積書、③注文書、④注文請書、⑤納品書、⑥請求書、⑦検収書、⑧支払い証明書の8種類です。これをすべての取引に対して行います。
それとは別に通帳のコピーやら元帳やらを用意します。
私の場合はファイルは全部で270個。容量は88MByteになりました。
このルールを作った事務局のやつ出てこい。はっきりいってバカだろ。
半導体テスタ「シン・IC」のType-C装置(2340ピンまで対応)の基板が届いたので、カッターで切って分離しています。
徹夜で作業です。
基板カッターとかロータリーカッターとかいろいろ試したのですが、普通の文房具のカッターを使ってVカットの溝を深くして手で折るというのが一番効率よくできました。2列くらい分離するとカッターの刃が劣化するのですが、カッターの替え刃を買っておいて次々と交換していけばいいのです。
できたぜ子基板416枚、26モジュール！
事業再構築補助金の実績報告締め切りが明日に迫ってきました。それなのに、事故等報告の結果がまだ出ない・・。
なにやってんだ事務局(# ﾟДﾟ)
我々採択者が１日でも遅れたら不採択になるは補助金無効になるわペナルティー重いのに、事務局は平気で期限を破る。
さて、事業再構築補助金では取引1件ごとにこれだけの書類が必要になります。
気をつけなければならないのは、「代金支払い済みを示す証票」です。
通帳とは別に必要なようです。
これ、取っておいてよかったー
判断が難しいのは自社調達の場合ですよね。
自社で開発した機械装置で再構築事業をスタートさせるような場合です。
自分の会社の製品が製造原価内であることが証明できればよいと明記されているので、部品の一つ一つにまで馬鹿正直に「見積依頼書、見積書、注文書、注文請書、納品書、請求書、検収書、支払い証明書」の８点セットを付けなければならないのか、それとも金額が証明できればいいのか、判断が分かれるところです。
ですが、馬鹿正直に事務局のマニュアルにそって書類をPDFで作っています。
はあ・・・。何でこんな無駄な作業を延々としているんだろう。
私の事業再構築補助金では、自分で作った機械を経費にするために、「２０２３年１０月１１日付注文についてお請けいたしました。」みたいな自分宛ての注文請書とか納品書を作るというバカげた仕事をしなければなりません。まるで政治家の家賃のようです。
おおっ、なんか黒塗りすると情報開示請求みたい！
この補助金でおかしいと思えるのは、１つ１つの注文で「請書または注文確認書」や「検収書」が必要になることです。こんな書類は普通は作りません。制度を作った人はネットで注文したことないのでしょうか。
想像ですが、実績報告を審査する人たちや事務局の人たちには、マニュアルに書いてある不許可項目（事務用パソコンとか振込手数料とか自社人件費）以外は経費を却下する権限はないのではないかと思われます。
「あなたの事業にこの装置はいらないでしょ」とか「この顕微鏡は既存事業でも使えるよね」みたいな理由で否決されることはないと思われます。
恐れずにどんどん行くことにします。
電話で問い合わせたときには、「実績報告に不備があった場合には差し戻す。全額無効にはならない。再提出は事業終了日を越えてもよい。」ということだったので、いくつか書類が足りなくても、とにかく期限までに出してしまえばいいのでしょう。
JLCPCBに半導体真贋判定装置シン・IC Type-Cのボトムボードを発注しました。
横のサイズが45cmくらいある大きな基板です。
<追記>
11月11日(土)の15時ごろに24時間コースで出図したのですが、なんだか反応が遅くって、製造開始されたのは13日でした。
24時間とはいったい・・・
ちなみに、製造完了して出荷されたのは15日なのですが、JLCPCBは15日に出荷してDHLが受け取ったのが17日。ここでもタイムラグが2日あります。届いたのは20日(月)でした。
「なぜ15日に出荷したと通知があったのにDHLが受け取ったのが17日なのだ？さては忘れてたのか？」とメールで聞いたら、JLCPCBからDHLの集荷場所に送るのに時間がかかったとのこと。何をいっているのか分かりませんが、私にもわかりません。
24時間とはいったい・・・
まぁ、展示会に間に合ったのだからヨシとしましょう。全部で210ドルくらいなので。
海外の業者なんて表示されている納期はベストエフォートです。
夜も更けてきたので「シンIC」のType-CのBGAソケット基板の設計を再開しました。
基板をじっくり設計できる時間なんて深夜しかありません。
で、できたのがこの基板。
深夜２時ごろに出図しました。
「穴が多すぎるぞ ゴルア (ﾟДﾟ) ！ドリル消耗するから割増料金な！(意訳) 」というメールが来ましたが
「形状見本だからこまけーこと気にすんな！！何ピンかつながってなくたって構わねーよ(意訳)」
と返事しました。
その日のうちに製造が開始し、11日出荷、13日到着で無事に出来上がりました。
事業再構築補助金の事業終了日までに納品されるか納期が厳しい機械があって、2週間ほど前に事故等報告をしました。
これが認められれば事業期間が延びるのですが、結果の連絡が来ません。
電話窓口に聞いてみたら「審査は進んでいる」とのことでした。別のところが審査をしているらしく、結果は事業終了日までには連絡するとのことでした。
そうしたら、その日の夕方に事務局から電話が来ました。
結果は差し戻しですが、基本的には文言に関する軽微な修正の依頼でした。
・進捗状況を詳しく書け
・「事業完了予定日は令和5年12月14日」と書け
とのことでした。
それを修正して再度申請。言われたその日に再提出したのですぐに審査してくれるといいのですが・・
半導体検査装置「シンIC」Type-Cの子基板の実装が上がってきました。
こんなのがぶわーっと並ぶ壮観な風景です。
ここに全部で1万9000個くらいのFETスイッチが並んでいます。
並べると畳一畳くらいの面積になります
BGA1517ピンの配線引出基板を作ろうとしているのですが、いったい、何層必要になるでしょうか。
大規模BGAの引き出しに必要な基板の層数を考えてみました。
大規模BGAはピンの間隔が1.0mmなので、通常のルール(0.1mm。Via 0.5mm)ではピン間で2本引き出せます。
外側の3列は表面層を使って引き出すことができ、次の3列は内層1を使って引き出せます。そこから先は2列ごとに内層を1個消費することになります。
N層あったときに、到達できる列は6+(2×(N-2))+αくらいまでとなります。BGAの中心にいくと配線の密度が下がってくるので、中心部に残った△の部分を引き出せる列数になります。だいたい３くらいです。
BGA1517は39×39なので中心まで20列あり、8層基板が必要になることがわかります。
なお、上の式はBGAの配線をひたすら引き出すだけの目安の式なので、実際には電源層とかはいって1.5~2倍くらいの層数が必要になります。
BGA1517だと配線8層、電源6~8層くらいで14~16層の基板となります。
Cosmo-Z Miniは4chのADCを持ちますが、FPGAの中ではデータはAXI Streamで流れています。
そのAXI StreamにCICフィルタを挟めば、受信した波形をCICフィルタに通した効果というのを確認することができます。
実際にやってみましょう。Cosmo-Z Miniのソースコードを開き、SignalProcessingブロックの中のFilterブロックに下記のような構造のBlock Designを作ります。
Cosmo-Z Miniではデータは14bit×8chのAXI Streamなので112bitありますが、それを1chごとにバラバラにするのがcosmoz_data_sliceとうIP、結合するのがcosmoz_data_combineです。
ダウンロード - cosmoz_data_combine.zip
ダウンロード - cosmoz_main_cic_compiler_0_0.xci
下の波形のような信号を入力して、それをCICフィルタに通してみました。
すると、このようにカクカクながらも正弦波に近い波形となりました。
CICフィルタはデシメーションがセットで行われるので、このようにサンプリングレートが下がってカクカクしてしまいます。
最近のコメント