半導体真贋判定装置基板の設計完成へ

年末からだらだらと設計していた半導体真贋判定装置「シンIC」の新基板を完成させました。

まず、年末に設計した状態がこちら。

何ができていてい何が未完成だったのかもわからないので、思い出します。

そして、足りなそうな配線を追加。

電源がVCCとGNDの2層では厳しい感じだったので、4層に増やし、6層基板にしました。

とりあえずすべての配線を引いて、まだ足りないものはないかと血眼になって探します。

これで、だいたいの配線が引けたはず。おっと、3.3Vと1.8Vのレギュレータが無かった。

これで全部できたかな。

4chの可変スイッチング電源とその電圧・電流モニタ、125MHzの高速DACも追加して完成に近づきました。

あとは出図するのみ。