ブロックRAM活用!! JTAGロジアナ新機能

JTAGロジックアナライザのあたらしい機能を開発中です。

新しいロジアナ機能は、FPGA内のブロックRAMに波形を超高速で溜め込み、それをJTAG経由で読み出して表示するというものです。このような方式では、FPGA自身の動作速度でサンプリングすることができます。
この機能を使うには、VHDLファイルの中に、下記のような非常に簡単な記述を付け加えるだけで、どのようなデザインにも簡単に埋め込むことができます。

次の波形は、SDRAMコントローラのRASやCAS信号やアドレス等を、この新ロジアナ機能で観察した図です。
SDRAMコントローラはクロック40MHzで動作しており、ロジアナは36本の信号を25n秒周期でキャプチャしています。

シングル書き込みシーケンス。途中で1回リフレッシュが入っている。
クリックで拡大

試しにXC3S50に実装してみたところ、36ビット幅で512サンプリングのロジアナを構成した場合、スライスを80個使用し、最大約200MHzで動作するようです。

今回開発したロジアナは
　・非常に簡単なインタフェース
　・VHDLのどの階層にあってもOK
　・パラメータはgeneric渡し
　・genericで渡したパラメータは、JTAG経由で自動的に読み出される
　・トリガーはユーザが自由に設計したロジックで構成可能
　・WebPACKにも対応
という、他にない長所を持っています。

この新しい機能は、まだ開発がはじまったばかりで、安定性や使い勝手の面で改善すべき点はいくつかあります。今後、私がいろいろなFPGAの開発を行っていく中でより洗練し、近い将来MITOUJTAGに実装してリリースする予定です。

従来のバウンダリスキャンによるJTAGロジアナと、今回のブロックRAMによるJTAGロジアナを上手く組み合わせることで、さらに効果的なデバッグが可能になるものと考えています。ご期待ください。