高速デジアナ波形

先日のDACボードの波形をみるオシロを使わせてもらうため、千葉県産業支援技術研究所へ行ってまいりました。

まずディジタル信号の波形。

写真の上の波形は１50MHzのクロックです。LVDSの信号なのでこんなものでしょう。

写真の下の波形はDACに与えているディジタル信号の波形です。これはSpartan3 FPGAのI/OにLVCMOS33,SLOW,12mAの設定（実はデフォルト）をして出力させたものです。波形には少しオーバーシュートが出ています。
波形の立ち上がりは、このオシロでみるとだいたい3.3nsとなっています。
借りたオシロは300MHz級のものなので、実際にはもっと鋭く立ち上がっていることでしょう。

Lレベルのところが振動しているように見えるのは、プロービングの問題でクロックか何かが見えてしまっているのでしょう。
なお、ディジタルの信号は150Ωで終端しています。終端抵抗は特性インピーダンスより大きいと思いますが、ないよりはマシです。

次の写真は、FPGAの出力をLVCMOS33,FAST,24mAにしたものです。つまり、Spartan3に最高のパワーで出すように設定しました。すると、かなりリンギングが激しくなったのがわかります。
LVCMOS33でSLOWの12mAで動いているならば無理にパワーを上げなくても良いように感じられます。

次の写真は、300MHzのレートで遷移するディジタルの信号です。
300MHz級のオシロで見ているためか、もはや矩形をしていません。
Lが2回、あるいはHが2回続くときには、その振幅が一瞬高くなり、パルスの幅が広がるように観測されます。つまり、実際のデバイスかオシロのどちらかがついてきていないのでしょう。
もちろん、誤動作しないようにするには、クロックとデータの位相をちゃんと合わせる必要があります。この波形を受け取るFPGAなりDACが、然るべきタイミングでHやLが識別できれば良いのでしょう。

実は、この波形を測定しているときにはオシロについているAquire-Periodモードの存在に気が付きませんでした。
このモードをONにすると、もっと詳細に遷移状態がわかるようです。

次の写真はAD9753の出力波形です。
階段状の波形を出力させてみました。

ちょっと角が丸くなっていますね。
これは、AD9753の出力は電流出力なのですが、それを抵抗で電圧に変換させた部分の波形を見ているためです。したがってオシロでプロービングしたことが影響してしまったのでしょう。
より詳しい波形を見るならば、電流帰還OPアンプの出力を見るべきなのですが、作った電流帰還OPアンプが発振してしまったので、今日は見ることができませんでした。