SH7750Rの回路設計

皆様、先週はEDS Fairにお越しいただき誠にありがとうございました。展示会後は何やらいろんな原稿執筆に追われていましたが、ようやく一段落ついたので、溜まっている案件にも着手しはじめました。

今日はSH7750Rという、ルネサステクノロジのSH-4を使った回路の基板設計をしています。

SH7750Rは、日本が誇る素晴らしいCPUです。
このCPUはデータバスに32bitのSDRAMをつなぐと高いパフォーマンスを発揮できるのですが、16bitのSDRAMを2個つなげるにはどうしたらよいかと、パターン設計で悩んでいました。

SH7750Rのピン配置はデータバスが、D0,D1,D2・・と連続していなくて、とても不規則に感じられます。そのうえ、データバスの間にアドレスがあったり・・

悩んだ末、ようやくこのピン配置意味がわかりました。

16bit幅のSDRAMを2個ないし4個乗せる場合のパターンを考えて、CPUのピン配置が最適化されているのですね。

SH7750Rの右下(104番ピンの角)と、左下(52番ピンの角)に、SDRAMを1個づつ配置すれば、ほとんどそのまま、バスがSDRAMにつながります。4層基板、いや両面基板でもいけるかもしれないというほど、すっきりとしたピン配置になりました。

左側にデータバスD0～D15を、真ん中にはアドレスバスと制御信号を、右側にはデータバスD16～D31を通せば、ほとんど交差することなくSDRAMのピンに直行です。おかげで、部品と配線領域をあわせて、SH7750Rの下側3.3cmの範囲に収まりました。

逆に、このことに気がつかないと、6層基板でも配線が難しいです。

うむ。SH7750Rはすばらしい。ますますこのCPUが好きになりました。