PCIe-DMAデザインでDDR2コアをデュアルポート化

先日から開発している「PCIe-DDR2-DMA」のデザインで、DDR2コアをデュアルポート化しました。

動作イメージはこんな感じ。

ホストPCから乱数データを送ってDDR2メモリに書き込むのと同時に、FPGAの中からテストパターン（シーケンシャルにカウントアップするデータ）を作ってDDR2メモリに書き込めています。

つまり、FPGAボード上のDDR2メモリを、ホストPCからも、FPGA内のロジックからも読み書きできるようにしました。これで、「大容量のバッファメモリを持ったPCIe経由の計測器」を作ることができるようになりました。

この実験で使っているボードは、特殊電子回路のEXPARTAN-6Tという評価ボード。

XILINXのSpartan-6LXTに、1GbtのDDR2 SDRAM、USB-JTAG、SATAコネクタが2個が乗っていて、コンパクトなサイズのボードです。2.54mmピッチのピンヘッダ用ポートも用意されているので、万能基板で拡張できます。

http://www.tokudenkairo.co.jp/sp6/expartan-6t.html