新しいDAC基板を設計します(2)

機能の設計の続きを行います。

AM 0:30

基板のパターンを8個コピペしただけだったのを、回路図を複製して部品番号を振りなおしネット名を付け替えます。この作業が一番大変でした。

AM 5:00

8ch分の回路が正しく出来上がります。

AM 5:58

このDACチップは250MHz 14bitのパラレルインタフェースなのでメザニンコネクタまで一対一で配線を引けます。

クロックは大事にしようとガードリングを付けたり別の層にしたら、SPIの配線が引きにくくなることに気が付いて、1時間の手戻りが発生です。

AM 8:01

家族の食事を作ったり、子供を学校に送り出したりして、仕事の再開です。

この基板は0.1mm/0.1mmのルールにしなくても0.125mmでいけるかと思ったり、6層にしなくても4層でいけると思い、デザインルールを緩くすることにしました。そのため、自分に無駄に厳しい労働を強いることになりました。

AM 10:12

アナログアンプに供給する±2.5Vの電源をチャネルごとに用意したり、電源の層のスプリットプレーンを置いて、左半分は完成です。

AM 11:04

アナログ回路が必要とする±5Vの電源を生成するDC-DCモジュールを、基板の右側に2chごとに配置しました。スイッチング電源なので気休めのLCフィルタでノイズを落とします。DCDCの後には±2.5Vを出すLDOを配置しています。

きっと重い基板になるのでしょう。

まだ完成じゃありません。

AM 11:52

1.0Vを出す基準電圧回路を乗せます。

なかなか完成しません。

PM 1:01

あとはポリゴン貼ったり、部品番号を順番になるように付けなおしたり、シルクの位置を調整したりします。

内層に通した電源がViaの壁で分断されていたりといった致命的なミスを見つけ、手直ししたりします。

これでようやく完成です。

PM 1:23

出図完了です。

今日は完徹してしまいました。

設計を開始してから延べ16時間くらいでできました。

生基板が到着するのは23日の木曜日です。