JLCPCBのロジャース基板

JLCPCBのロジャース基板というのを試してみました。

左下のが本当に作りたい基板なのですが、ロジャースの性能を測るために余計な基板を面付しています。

一番右にあるのがただの直線でコプレーナ線路。

右から２番目にあるのがただの直線のマイクロストリップ線路。

結果はというと、マイクロストリップ線路はちゃんとできたのですが、コプレーナ線路は10～20GHzの範囲で阻止域がたくさんできてしまい、使い物になりません。

原因は不明。

マイクロストリップ線路にすれば理論通りに作れるのですが、JLCPCBのロジャース基板は厚さが0.51mmあるので、50Ωのインピーダンスにするには1.1mmの線幅が必要になります。

1.1mmというのはかなり太いのです。

QFNパッケージのミキサICとかアンプICはピンのピッチが0.5mmなので、1.1mm→0.5mmへ入るところで極端なインピーダンス変化が起きるため反射してしまうからです。

そのため、マイクロストリップラインにおいても線幅を細くしておきたいわけです。

そこで考えたのがコプレーナ線路にすれば線幅を50Ωの0.7mmにできるということでした。横からもGNDが迫ってくるのでインピーダンスは下がります。しかし、実際にやってみると阻止域だらけになってしまったのです。

もしかするとGNDのViaをたくさんうたなければいけない？

ロジャース基板自体は悪くなくて1本線のパターンなら減衰は低い。層間が厚いので配線を細くしようとコプレーナ線路も試したけど、これが特性が悪すぎる。結論を言うと、ICを乗せてミキサやアンプとか作りたい場合には、配線が太くなりすぎて細かいICのピンに入っていかない。基板自体がもっと薄くなって、細い配線にできないと、高機能な基板が作れない。これなら4層FR-4のほうがいい。