« FPGAカンファレンス2026に出展しました | トップページ | ADF4382Aボードの設計再開 »

2026.02.05

LM1983のPLL1が初めてロックした

LM1983を使ったGenlockをデバッグしているのですが、なかなかPLL1がロックしないので困っていました。

PLL1というのは27MHzを作るPLLで、PLL2がそれを基に148.5MHz(または74.25MHz)を作るPLLです。

このPLL1がロックしないと、外部の画像機器からの信号にロックできているとはいえません。

回路の設計、特にPLLのループフィルタなどに間違いがあるのかと悩んでいたのですが、なんと、標準画像フォーマットのタイミングで同期信号を入れてあげればロックすることがわかったのです。

M1983_lut

水平周波数を37.5kHzにすると720P50として認識します。

Lm1983_375

33.75kHzにすると1080p30として認識します。

Lm1983_3375

なんと、水平周波数しか見ていないことがわかりました!

垂直同期信号の周波数や、垂直期間内に何個の水平同期信号があるか、というのは数えていないようです。もしかするとTOF機能を有効にすれば効いてくるのかもしれませんが、使わなければ水平同期信号の周期だけで見ているようでした。

で、ユーザ定義フォーマットを使うにはAutoLockHighValueとAutoLockLowValueを設定すればよいことはわかったのですが、画像フォーマット1f(UserDefined)として認識はされるのですがPLL1がロックしないのです。

 

|

« FPGAカンファレンス2026に出展しました | トップページ | ADF4382Aボードの設計再開 »

コメント

コメントを書く



(ウェブ上には掲載しません)




« FPGAカンファレンス2026に出展しました | トップページ | ADF4382Aボードの設計再開 »